搜索结果
找到约 52,966 项符合
模拟cmos集成电路设计 的查询结果
按分类筛选
并行计算 MIPS处理器的数据通道VHDL代码
MIPS处理器的数据通道VHDL代码，可综合，可仿真，属硬件描述语言，集成电路设计代码
并行计算 MIPS处理器的控制verilog代码
MIPS处理器的控制verilog代码，可综合，可仿真，属硬件描述语言，集成电路设计代码
VHDL/FPGA/Verilog 5阶数字滤波器FIR5
5阶数字滤波器FIR5，包括了Textio模拟等完整设计，VHDL
通讯编程文档 本文研究了SMBus 规范
本文研究了SMBus
规范，介绍了典型的基于片上系统（SoC）设计的知识产权核（IP）实现，采用自顶向下
(Top-down)的集成电路设计方法完成了设计，并架构了基于总线功能模型(BFM)的验证平台
完成功能仿真，顺利完成了逻辑综合和时序仿真。FPGA 验证和投片后测试均表明设计具有
良好的性能。 ...
文件格式 Alexandre Linhares于1998 提出了一种新的仿生计算方法,即捕食搜索算法。捕食搜索策略很好地协调了局部搜索和全局搜索之间的转换
Alexandre Linhares于1998 提出了一种新的仿生计算方法,即捕食搜索算法。捕食搜索策略很好地协调了局部搜索和全局搜索之间的转换，已成功应用于组合优化领域的旅行商问题和超大规模集成电路设计问题。
技术资料 晟矽微GPIO单片机MC30P6060_
MC30P6060采用高速低功耗CMOS工艺设计开发的8位高性能精简指令单片机，内部有1k*14位一次性可编程ROM（OTP-ROM）,49×8位的数据存储器（RAM）,两个双向i/o,1个8位Timer定时器/计数器
技术资料 晟矽微GPIO单片机MC30P6060_
MC30P6060采用高速低功耗CMOS工艺设计开发的8位高性能精简指令单片机，内部有1k*14位一次性可编程ROM（OTP-ROM）,49×8位的数据存储器（RAM）,两个双向i/o,1个8位Timer定时器/计数器
论文 关于Cache一致性的研究进展
集成电路设计以及制造业的不断发展，使得在单个芯片上集成多个处理器内核成为了可能。近年来多核处理器的发展过程中，多个内核对共享数据的访问一直存在数据冲突问题，也就是缓存（Cache）出现不一致情况。Cache 一致性协议就是为了解决这种不一致现象，使得内核可以实时访问到正确的数据。
     ...
书籍 ARM SoC体系结构
内容简介
介绍了一般微处押器核鲋设计原理、基于微处邦器核的SoC设计的其本機念甜方法,通过对ARM系列处理器核和
CPU核的详小描述,说明微处理器及外接口的设计原理和方法。同时也综述了ARM系列她理器核和最新ARM核的
研发战果以政ARM和Thmb踹积模型,对SC设计中涉及到的行储器层次、 Cache存储器管诬、片上总线片|:调和
产品 ...