搜索：模拟时钟 - 虫虫下载站

教程资料  异步FIFO是用来适配不同异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输

异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构， ...

https://www.eeworm.com/dl/fpga/doc/17596.html

下载: 185

查看: 1089

教程资料  也就是乐透彩票模拟程序用为verilogHDL描述

摸奖桶程序设计也就是乐透彩票模拟程序\\r\\n程序为verilogHDL描述详细请看英文描述

https://www.eeworm.com/dl/Protel/doc/17616.html

下载: 98

查看: 1056

教程资料  基于FPGA和PLL的函数信号发生器时钟部分的实现

基于FPGA和PLL的函数信号发生器时钟部分的实现

https://www.eeworm.com/dl/fpga/doc/17626.html

下载: 147

查看: 1116

教程资料  能完全模拟DDS芯片的工作

能完全模拟DDS芯片的工作，在CPLD的输出引脚后接上相应的D/A转换芯片并接上低通滤波器，将得到非常好的正旋波

https://www.eeworm.com/dl/Protel/doc/17662.html

下载: 64

查看: 1043

教程资料  VHDL语言的高频时钟分频模块

VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

https://www.eeworm.com/dl/fpga/doc/17703.html

下载: 67

查看: 1108

教程资料  基于cyclone系列FPGA的模拟幅度调制的VHDL代码

基于cyclone系列FPGA的模拟幅度调制的VHDL代码

https://www.eeworm.com/dl/fpga/doc/17795.html

下载: 38

查看: 1080

教程资料  大型设计中FPGA的多时钟设计策略

大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢

https://www.eeworm.com/dl/fpga/doc/17873.html

下载: 169

查看: 1034

教程资料  VHDL语言编写的时钟显示代码

VHDL语言编写的时钟显示代码，简短而又易懂，个人觉得很不错

https://www.eeworm.com/dl/Protel/doc/18083.html

下载: 87

查看: 1049

教程资料  实现8通道模拟/数字转换和数字/模拟转换的例子,采用ISA总线控制逻辑

实现8通道模拟/数字转换和数字/模拟转换的例子,采用ISA总线控制逻辑.

https://www.eeworm.com/dl/Protel/doc/18100.html

下载: 111

查看: 1070

教程资料  Proteus 是目前最好的模拟单片机外围器件的工具

Proteus 是目前最好的模拟单片机外围器件的工具，真的很不错。可以仿真51 系列、AVR，PIC 等常用的MCU 及其外\\r\\n围电路（如LCD，RAM，ROM，键盘，马达，LED，AD/DA，部分SPI 器件，部分IIC 器件，...）

https://www.eeworm.com/dl/proteus/doc/18133.html

下载: 50