搜索结果

找到约 1,040 项符合 棋盘格 的查询结果

测试测量 基于单应性矩阵的棋盘格角点检测研究

针对三维视觉测量中棋盘格标定板的角点检测,给出了基于单应性矩阵这一计算机视觉重要工具为基础的检测方法。首先通过点选得到待测角点外接四边形的4个角点坐标,接着利用单应性矩阵映射得到所有角点的初始位置,最后综合内插值法、Harris算子、Forstner算子、SVD方法等方法对所有角点进一步精确定位。实验表明,该方法对棋 ...
https://www.eeworm.com/dl/544/41811.html
下载: 41
查看: 1030

Linux/Unix编程 linux下编的黑白棋 棋盘格4x4 人机对战 gcc编译

linux下编的黑白棋 棋盘格4x4 人机对战 gcc编译
https://www.eeworm.com/dl/619/277088.html
下载: 141
查看: 1077

matlab例程 Harris角点提取实现了对棋盘格模板角点的精确提取

Harris角点提取实现了对棋盘格模板角点的精确提取,matlab程序及示例图片。
https://www.eeworm.com/dl/665/411571.html
下载: 47
查看: 1034

书籍源码 本程序可以动态显示棋盘覆盖的过程

本程序可以动态显示棋盘覆盖的过程,其中各个棋盘格以不同的颜色显示
https://www.eeworm.com/dl/532/206843.html
下载: 90
查看: 1052

matlab例程 matlab源程序

matlab源程序 ,实现提取棋盘格坐标的方法
https://www.eeworm.com/dl/665/199207.html
下载: 171
查看: 1008

VHDL/FPGA/Verilog 用verilog hdl实现的VGA显示彩条信号

用verilog hdl实现的VGA显示彩条信号,其中包括VGA时序、竖彩条、横彩条、棋盘格
https://www.eeworm.com/dl/663/314536.html
下载: 55
查看: 1117

VHDL/FPGA/Verilog 设计并调试好一个VGA彩条信号发生器

设计并调试好一个VGA彩条信号发生器,并用EDA实验开发系统(拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ,FLEX10K系列的EPF10K10LC84-3 FPGA, ACEX1K系列的 EP1K30 FPGA,Xinlinx 的XC9500系列的XC95108 CPLD,Lattice的ispLSI1000系列的1032E CPLD)进行硬件验证。 设计思路 由系统提供的时钟源引入 ...
https://www.eeworm.com/dl/663/384221.html
下载: 123
查看: 1037

VHDL/FPGA/Verilog VGA彩色信号控制器设计:用VHDL语言编写程序

VGA彩色信号控制器设计:用VHDL语言编写程序,重点完成三个功能: 1.棋盘格图案显示: 用三基色原理在CRT显示器上显示由横竖八彩条重叠构成的棋盘格图案; 2.在显示器上依次显示0~9十个数字: 每个数字不同颜色,每个显示大约0.4秒,循环显示; 3.显示动画效果: 将静态图像以高频率显示,造成动画效果,最终动态显示OVER结 ...
https://www.eeworm.com/dl/663/437022.html
下载: 123
查看: 1118

数值算法/人工智能 在n×n 格的棋盘上放置彼此不受攻击的车。按照国际象棋的规则

在n×n 格的棋盘上放置彼此不受攻击的车。按照国际象棋的规则,车可以攻击与之处 在同一行或同一列上的棋子。在棋盘上的若干个格中设置了堡垒,战车无法穿越堡垒攻击别 的战车。对于给定的设置了堡垒的n×n格棋盘,设法放置尽可能多彼此不受攻击的车。用概率算法实现的! ...
https://www.eeworm.com/dl/518/121696.html
下载: 94
查看: 1051

数据结构 海明码 出站入站序列 非递归生成树 九格填质数 七子控棋盘等等算法

海明码 出站入站序列 非递归生成树 九格填质数 七子控棋盘等等算法
https://www.eeworm.com/dl/654/157008.html
下载: 141
查看: 1070