搜索结果
找到约 1,748 项符合
极限环 的查询结果
通讯/手机编程 计算ldpc低密度奇偶校验矩阵中4环的个数。
计算ldpc低密度奇偶校验矩阵中4环的个数。
数值算法/人工智能 我自己早期编写的闭环控制小程序。一个DLL实现的PID控制器
我自己早期编写的闭环控制小程序。一个DLL实现的PID控制器，一个简单的仿真界面。欢迎做控制的同道中人指点。
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上；
顶层文件是PLL.GDF
数据结构 有向无环图的拓扑排序 用邻接矩阵保存图
有向无环图的拓扑排序
用邻接矩阵保存图，边的输入采用三元组（求最短路径）和二元组（拓扑排序）。
matlab例程 用costas环实现载波同步。假设发送信号载波频率为3.563Mhz
用costas环实现载波同步。假设发送信号载波频率为3.563Mhz，本地初始频率为3.5628Mhz。程序中直接给出了环路滤波器的参数C1,C2。
Java编程 java的经典example——在java中用链表解决约瑟夫环问题~
java的经典example——在java中用链表解决约瑟夫环问题~
VHDL/FPGA/Verilog 数控调频发射器的设计 开关式的锁相环BH1415的调频参考C程序
数控调频发射器的设计
开关式的锁相环BH1415的调频参考C程序
VHDL/FPGA/Verilog 主要是关于锁相环的环路滤波设计与计算
主要是关于锁相环的环路滤波设计与计算，非常经典的
数据结构 约瑟夫环：编号为1,2,3,…,n的n个人按顺时针方向围坐一圈
约瑟夫环：编号为1,2,3,…,n的n个人按顺时针方向围坐一圈，每人持有一个密码（正整数）。一开始任选
一个正整数作为报数的上限值m，从第一个人开始按顺时针方向自1开始顺序报数,报到m时停止。报m的人出列，
将他的密码作为新的m值，从他在顺时针方向上的下一人开始重新从1报数，如此下去，直到所有人全部出列为
止。编程打 ...
单片机开发 介绍了一种闭环智能数控直流电流源的设计原理和实施方案
介绍了一种闭环智能数控直流电流源的设计原理和实施方案，该方案采用自行设计制作的高精度电压源，利用单片机、PWM和运算放大器构成A/DD/A转换器来控制场效应管导通状态的原理，达到了输出恒流的目的。整个系统采用89C58单片机作为主控部件，将预置电流值数据送入D/A转换器，经硬件电路变换为恒定的直流输出，同时使用采样 ...