搜索结果

找到约 23,270 项符合 板级支持包 的查询结果

学术论文 基于FPGA的8051 IP核的设计

本文探索了自主系统CPU设计方法和经验,同时对80C51产品进行了必要的改进。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片,在相关EDA软件平台的支持下进行基于FPGA的8051芯片的设计。在已公开的8051源代码的基础上,对其中的程序存储器、指令存储器做了较大幅度的修改,增加了定时器、串行收发器的软件编写,VerilogHDL语 ...
https://www.eeworm.com/dl/514/10023.html
下载: 23
查看: 1094

学术论文 嵌入式USB总线器件端处理器的FPGA实现研究

  本文提出了一种适合于嵌入式SoC的USB器件端处理器的硬件实现结构。并主要研究了USB器件端处理器的RTL级实现及FPGA原型验证、和ASIC实现研究,包括从模型建立、算法仿真、各个模块的RTL级设计及仿真、FPGA的下载测试和ASIC的综合分析。它的速度满足预定的48MHz,等效门面积不超过1万门,完全可应用于SOC设计中。  本文 ...
https://www.eeworm.com/dl/514/10028.html
下载: 80
查看: 1076

学术论文 图象压缩系统中熵编解码器的FPGA设计及实现

随着移动终端、多媒体、Internet网络、通信,图像扫描技术的发展,以及人们对图象分辨率,质量要求的不断提高,用软件压缩难以达到实时性要求,而且会带来因传输大量原始图象数据带来的带宽要求,因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换,量化后的处理环节,是图像压缩中必不可少的部分。研 ...
https://www.eeworm.com/dl/514/10040.html
下载: 29
查看: 1115

学术论文 MIMO-GMC系统中Turbo译码器的设计及FPGA实现

Turbo码是一类并行级联的系统卷积码,它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计,多个子码通过交织器隔离进行并行级联编码输出,增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流 ...
https://www.eeworm.com/dl/514/10063.html
下载: 126
查看: 1121

电路图 三星原厂的ARM(S3C6410)板原理图\

三星原厂的ARM板原理图,是ARM11。S3C6410
https://www.eeworm.com/dl/507/10180.html
下载: 48
查看: 1009

单片机相关 MSP430高级开发板原理图

完整的开发板原理图,对430初学者有很大的帮助!
https://www.eeworm.com/dl/549/10181.html
下载: 124
查看: 1060

电路图 MSP430珍贵资料(最小系统板图)

这个原理图可以直接交给厂家做板,非常有用!
https://www.eeworm.com/dl/507/10191.html
下载: 62
查看: 1103

技术书籍 EXCD-1+开发板原理图

xilinx的开发板原理图,xc3s500e
https://www.eeworm.com/dl/537/10197.html
下载: 170
查看: 1073

行业应用文档 PCB板的EMC问题

电子设计: pcb板的EMC相关问题。。。。。。。。。。。
https://www.eeworm.com/dl/509/10203.html
下载: 66
查看: 1024

技术教程 ARM嵌入式入门级教程

ARM嵌入式入门级教程,非常适合初学者.不看不知道...
https://www.eeworm.com/dl/538/10209.html
下载: 107
查看: 1084