搜索结果
找到约 9,993 项符合
有限状态机 的查询结果
按分类筛选
VHDL/FPGA/Verilog 这是关于VHDL运动表状态机的源代码
这是关于VHDL运动表状态机的源代码，欢迎大家下载使用
其他书籍 状态机设计的vhdl源程序及文章pdf,欢迎交流.
状态机设计的vhdl源程序及文章pdf,欢迎交流.
VHDL/FPGA/Verilog 状态机的典型饮用
状态机的典型饮用，可供学习模仿之用，四个状态，简单易学
其他 模拟信号转换为数字信号利用VHDL编程的状态机
模拟信号转换为数字信号利用VHDL编程的状态机
软件设计/软件工程 基于VHDL程序设计电梯的状态机.共六层的电梯有16个输入.其中包括5个上升,5个下降和六个电梯内的控制部分.
基于VHDL程序设计电梯的状态机.共六层的电梯有16个输入.其中包括5个上升,5个下降和六个电梯内的控制部分.
其他 用状态机实现串行序列检测器的设计 若检测到串行序列11010则输出为1 否则输出为0 并对其进行仿真和硬件测试
用状态机实现串行序列检测器的设计 若检测到串行序列11010则输出为1 否则输出为0 并对其进行仿真和硬件测试
VHDL/FPGA/Verilog FPGA控制串行AD（AD0804）,状态机实现
FPGA控制串行AD（AD0804）,状态机实现，可以根据该程序实现数字电压计，数字温度计的设计
嵌入式/单片机编程 Moore型状态机设计,基于VHDL.能够根据微处理器的读写周期,分别对应存储器输出写使能WE和读使能OE信号.
Moore型状态机设计,基于VHDL.能够根据微处理器的读写周期,分别对应存储器输出写使能WE和读使能OE信号.
通讯/手机编程 vhdl实现miniUART代码 分模块设计和状态机设计,内核超级小
vhdl实现miniUART代码 分模块设计和状态机设计,内核超级小