搜索结果
找到约 7,935 项符合
智能时钟 的查询结果
按分类筛选
实用工具 NE555电路智能设计软件
NE555电路智能设计软件
可编程逻辑 Xilinx UltraScale：为您未来架构而打造的新一代架构
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。
UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado&reg ...
可编程逻辑 FPGA用VHDL语言编写24小时时钟
简单明了的VHDL程序实现24小时计时时钟！
可编程逻辑 FPGA全局时钟约束(Xilinx)
FPGA全局时钟约束(Xilinx)
可编程逻辑 基于FPGA的时钟跟踪环路的设计
提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。 ...
可编程逻辑 基于FPGA+DSP模式的智能相机设计
针对嵌入式机器视觉系统向独立化、智能化发展的要求，介绍了一种嵌入式视觉系统--智能相机。基于对智能相机体系结构、组成模块和图像采集、传输和处理技术的分析，对国内外的几款智能相机进行比较。综合技术发展现状，提出基于FPGA+DSP模式的硬件平台，并提出智能相机的发展方向。分析结果表明，该系统设计可以实现脱离PC运 ...
可编程逻辑 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
可编程逻辑 智能电动调节阀使用
一、执行器概述  1、执行器作用    执行器接受调节器的指令信号，经执行机构将其转换成相应的角位移或直线位移，去操纵调节机构，改变被控对象进、出的能量或物料，以实现过程的自动控制。    执行器常常工作在高温、高压、深冷、强腐蚀、高粘度、易结晶、闪蒸、汽蚀、高压差等状态下， ...
工控技术 基于AT89C55WD的磁粉离合器智能检测系统
磁粉离合器是一种性能优越的自动控制元件。为解决某型号雷达中磁粉离合器故障检测困难的问题，基于AT89C55WD设计了一种磁粉离合器智能检测系统，由检测控制仪和测试台组成，可对磁粉离合器进行跑合试验，以自动或手动方式测试磁粉离合器的性能。提高了修理机构对磁粉离合器进行修理的能力，具有显著的经济效益。
...