搜索结果
找到约 32,144 项符合
显示译码器 的查询结果
按分类筛选
通讯编程文档 压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
其他 这是一个rs译码器的verilog程序运行于quatus
这是一个rs译码器的verilog程序运行于quatus
单片机开发 全部的译码器的程序是用matlab编程的
全部的译码器的程序是用matlab编程的，大家可以下来看看，有什么评论就请告诉我好吗，谢谢啊
matlab例程 信道编码线性分组码hamming码的编码器译码器设计与仿真实现。
信道编码线性分组码hamming码的编码器译码器设计与仿真实现。
编译器/解释器 viterbi 编译码器C源程序
viterbi 编译码器C源程序，rate=1/2 N=7
其他 哈夫曼编/译码器（3） 哈夫曼编/译码器（3） 哈夫曼编/译码器
哈夫曼编/译码器（3） 哈夫曼编/译码器（3） 哈夫曼编/译码器
VHDL/FPGA/Verilog CPLD制作的BCD译码器软件,包含源代码等
CPLD制作的BCD译码器软件,包含源代码等
编译器/解释器 介绍了一种串行LDPC码的编码器和译码器的实现形式 C++环境下编写。有些地方还需完善
介绍了一种串行LDPC码的编码器和译码器的实现形式
C++环境下编写。有些地方还需完善，请各位帮忙指正。
VHDL/FPGA/Verilog 47译码器器的verilog源代码,经过编译仿真的
47译码器器的verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助
VHDL/FPGA/Verilog 3-8译码器,BCD码转换10进制,计数器
3-8译码器,BCD码转换10进制,计数器