搜索结果

找到约 32,144 项符合 显示译码器 的查询结果

单片机开发 一个本人编写的时钟程序

一个本人编写的时钟程序,用stc芯片,四位数码管,74ls164译码器。
https://www.eeworm.com/dl/648/359664.html
下载: 141
查看: 1011

VC书籍 应用C语言实现RS(255

应用C语言实现RS(255,223)编码器和译码器
https://www.eeworm.com/dl/686/363722.html
下载: 22
查看: 1107

VHDL/FPGA/Verilog 练习用VHDL设计逻辑

练习用VHDL设计逻辑,用VHDL设计一个3-8译码器,对其进行时序仿真
https://www.eeworm.com/dl/663/384043.html
下载: 79
查看: 1015

数据结构 本学期所有数据结构的大作业一

本学期所有数据结构的大作业一,设A与B分别为两个带有头结点的有序循环链表(所谓有序是指链接点按数据域值大小链接,本题不妨设按数据域值从小到大排列),list1和list2分别为指向两个链表的指针。请写出将这两个链表合并为一个带头结点的有序循环链表的算法。二,本次实验的题目为表达式求值,要求设计一个程序,演示用算 ...
https://www.eeworm.com/dl/654/393463.html
下载: 48
查看: 1094

数据结构 本学期所有数据结构的大作业一

本学期所有数据结构的大作业一,设A与B分别为两个带有头结点的有序循环链表(所谓有序是指链接点按数据域值大小链接,本题不妨设按数据域值从小到大排列),list1和list2分别为指向两个链表的指针。请写出将这两个链表合并为一个带头结点的有序循环链表的算法。二,本次实验的题目为表达式求值,要求设计一个程序,演示用算 ...
https://www.eeworm.com/dl/654/393464.html
下载: 127
查看: 1080

VHDL/FPGA/Verilog 自己做的vhdl课程设计

自己做的vhdl课程设计,交通灯:实现主干道倒计时,分别为30,20,5秒,分情况:当主干道有车时,红黄绿交替,当只一个道路上有车时,那个道的交通灯变绿色,利用max+plus2做成,使用flex8000,epf8282alc84_4只用加一个38译码器模块即可,使用别的板子也可以运行 ...
https://www.eeworm.com/dl/663/400098.html
下载: 69
查看: 1031

文章/文档 最新的算法说明

最新的算法说明,编码过程就如同源源不断产生水滴(编码分组)的喷泉(编码器),而我们只要用杯子(译码器)接收足够数量的水滴,即可达到饮用(成功译码)的目的。正因如此,该种编码被称为喷泉码。
https://www.eeworm.com/dl/652/408156.html
下载: 96
查看: 1021

单片机开发 四位数码管驱动程序

四位数码管驱动程序,51单片机为mcu,采用74h138驱动,38译码器
https://www.eeworm.com/dl/648/412825.html
下载: 158
查看: 1024

通讯编程文档 信道编码中

信道编码中,我们提出了一种高性能可重用VITERBI译码器的设计。
https://www.eeworm.com/dl/646/421891.html
下载: 79
查看: 1015

游戏 带获胜音乐的拔河游戏机

带获胜音乐的拔河游戏机,用计数器 译码器组成
https://www.eeworm.com/dl/625/422277.html
下载: 73
查看: 1071