搜索结果
找到约 32,144 项符合
显示译码器 的查询结果
按分类筛选
单片机开发 最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句）
最高优先级编码器 8位相等比较器
三人表决器（三种不同的描述方式） 加法器描述
8位总线收发器：74245 （注2） 地址译码（for m68008）
多路选择器（使用select语句） LED七段译码
多路选择器（使用if－else语句） 双2－4译码器：74139
多路选择器（使用when－else语句） 二进制到BCD码转换
多路选择器 （使用case语 ...
VHDL/FPGA/Verilog 【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】
【经典设计】VHDL源代码下载～～
其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】
基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编 ...
单片机开发 《角度测量器》 用光电编码器测量角度
《角度测量器》
用光电编码器测量角度，每个脉冲为0.72度。
测量范围：0.0～360.0度
为保证不错过脉冲，用timer1计数，在电平跳变中断里判断转动方向，尽量加快处理过程。
数据换算和数码管扫描显示在主循环中实现。
译码器用10米长5芯屏蔽线与数显器的两片74HC595连接。
MCU为12F629，使用内部4兆RC振荡和内部复位功能。 ...
VHDL/FPGA/Verilog 一个数码管显示的测试程序
一个数码管显示的测试程序，内含加法器、减法器，4-7译码器，计数器等。
单片机开发 能实现功能有：显示年、月、日、星期、时、分、秒、阴历月日、温度
能实现功能有：显示年、月、日、星期、时、分、秒、阴历月日、温度，共21位数码管。其中星期和阴历月日能根据公历自动计算改变，到2050年之前有效。温度可以测量从-10到40℃之间的温度。还可以设定两个定时、12/24小时显示、自动亮暗切换的时间等。
电路只用了两片IC，一片M48，另外一片是74LS145，4-10译码器，来扩充端 ...
书籍源码 系统实验板原理图掌握七段码显示器硬件线路原理掌握用HD7279A 芯片 实现显示的编程方法 HD7279A 是一片具有串行接口的,可同时驱动8 位共阴式数码管(或64 只独立LED)的 智能显示
系统实验板原理图掌握七段码显示器硬件线路原理掌握用HD7279A 芯片
实现显示的编程方法
HD7279A 是一片具有串行接口的,可同时驱动8 位共阴式数码管(或64 只独立LED)的
智能显示驱动芯片该芯片同时还可连接多达64 键的键盘矩阵
HD7279A 内部含有译码器可直接接受16 进制码HD7279A 还同时具有2 种译码方
式HD7279A 还具有多种 ...
学术论文 级联多电平变频器测控系统的设计.rar
多电平逆变器中每个功率器件承受的电压相对较低，因此可以用低耐压功率器件实现高压大容量逆变器，且采用多电平变换技术可以显著提高逆变器输出电压的质量指标。因此，随着功率器件的不断发展，采用多电平变换技术将成为实现高压大容量逆变器的重要途径和方法。本文选取其中一种极具优势的多电平拓扑结构一级联多电平变频器 ...
学术论文 基于FPGA的RS255，223编解码器的高速并行实现.rar
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能 ...
学术论文 基于FPGA的卷积编码和维特比译码的研究与实现.rar
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了 ...
学术论文 维特比译码的FPGA实现
卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法，它按照最大似然译码准则，在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现，设计是采用硬件VHDL语言来完成，并在ModelSim和Quartus Ⅱ软件环境下进行编译 ...