搜索结果
找到约 7,631 项符合
时钟频率 的查询结果
按分类筛选
- 全部分类
- 技术资料 (76)
- 学术论文 (56)
- 单片机编程 (52)
- VHDL/FPGA/Verilog (37)
- 单片机开发 (36)
- VIP专区 (32)
- 可编程逻辑 (10)
- 其他 (10)
- 模拟电子 (8)
- 汇编语言 (8)
- 嵌入式/单片机编程 (6)
- 其他 (6)
- PCB相关 (5)
- DSP编程 (5)
- 其他嵌入式/单片机内容 (5)
- 教程资料 (4)
- 电源技术 (4)
- 电子书籍 (3)
- 文章/文档 (3)
- 系统设计方案 (3)
- 技术书籍 (2)
- 通信网络 (2)
- 嵌入式综合 (2)
- 串口编程 (2)
- 软件设计/软件工程 (2)
- 软件 (2)
- 手册 (2)
- 经验 (2)
- 其他文档 (1)
- ALTERA FPGA开发软件 (1)
- 教程资料 (1)
- ARM (1)
- C/C++语言编程 (1)
- 接口技术 (1)
- 嵌入式Linux (1)
- 人物传记/成功经验 (1)
- 中间件编程 (1)
- 文件格式 (1)
- RFID编程 (1)
- 微处理器开发 (1)
- 其他书籍 (1)
- Java编程 (1)
- 编译器/解释器 (1)
- MTK (1)
- 书籍源码 (1)
- uCOS (1)
- 电子元器件应用 (1)
- 无线通信 (1)
- 书籍 (1)
- 应用设计 (1)
- 源码 (1)
- 电路图 (1)
- 精品软件 (1)
单片机编程 改善基于微控制器的应用的瞬态免疫性能
家电制造业的竞争日益激烈，市场调整压力越来越大，原始设备制造商们（OEM）为了面对这一挑战，必须在满足电磁兼容性的条件下，不断降低产品的成本。由于强调成本控制，为防止由电源和信号线的瞬变所产生的电器故障而实施必要的瞬态免疫保护，对于家电设计者来说变得更具挑战性。由于传统的电源设计和电磁干扰（EMI）控制措 ...
单片机编程 keil c51中文说明
Keil C51 中文说明:8051 系列微处理器基于简化的嵌入式控制系统结构被广泛应用于从军事到自动控制再到PC 机上的键盘上的各种应用系统上仅次于Motorola 68HC11 在 8 位微控制器市场上的销量很多制造商都可提供8051 系列单片机像Intel Philips Siemens 等这些制造商给51 系列单片机加入了大量的性能和外部功能像I2C 总线接口 ...
单片机编程 USB摄像头微处理器硬件设计
USB2.0 摄像头微处理器支持高速USB2.0 接口，内嵌强劲的图像后处理单元，JPEG 高速编译码器，支持高达200 万像素的CMOS 传感器接口和CCD 传感器接口，处理器设计的产品可以实现独特的运动监测功能与脸部追踪功能，这不仅大大加强了显示效果，提高了画面的品质，更拓展了PC 摄像头的应用领域，如增强的实时视频聊天功能和门 ...
单片机编程 51单片机c语言
这是一本关于Intel 80C51 以及广大的51 系列单片机的书这本书介绍给读者一些新的技术使你的8051 工程和开发过程变得简单请注意这本书的目的可不是教你各种8051 嵌入式系统的解决方法为使问题讨论更加清晰在适当的地方给出了程序代码我们以讨论项目的方法来说明每章碰到的问题所有的代码都可在附带的光盘上找到你必须熟系C ...
DSP编程 高速DSP与SDRAM之间信号传输延时的分析
当今电子技术的发展日新月异，尤其是深亚微米工艺在IC设计中的应用，使得芯片的集成规模愈来愈大，速度愈来愈高，从而使得如何处理高速信号问题成为设计的关键因素之一。随着电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡，印刷电路板(PCB)的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频 ...
教程资料 基于FPGA的DDS杂散分析及抑制方法
首先介绍了采用直接数字频率合成（DDS）技术的正弦信号发生器的基本原理和采用FPGA实现DDS信号发生器的基本方法，然后结合DDS的原理分析了采用DDS方法实现的正弦信号发生器的优缺点，其中重点分析了幅度量化杂散产生的误差及其原因，最后针对DDS原理上存在的幅度量化杂散，利用FPGA时钟频率可调的特点，重点提出了基于FPGA ...
教程资料 可重配置PLL使用手册
本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应，其目的是通过提供PLL的重配置功能，使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置，以重新锁定和正常工作。 ...
通信网络 一种低延时片上网络路由器的设计与实现
通过分析流水线结构和单周期结构的片上网络路由器，提出了一种低延时片上网络路由器的设计，并在SMIC 0.13um Mixed-signal/RF 1.2V/3.3V工艺进行流片验证。芯片测试结果表明，该路由器可以在300 MHz时钟频率下工作，并且在相同负载下，与其他结构的路由器相比较，其能够在较低延时下完成数据包传送功能。
...
嵌入式综合 低功耗设计(中科大教程)
 
功耗成为重要的设计约束
   以电池提供电源的便携式电子设备
高性能系统降低功率的要求
–高集成密度、高时钟频率、高运行速度
–为散热而增加的封装、冷却、风扇等成本
高功耗带来可靠性问题
–片上产生高温造成芯片失效
–硅互连 ...
嵌入式综合 最详细的NIOSII教程
核心板配置
 核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256个LEs，36个M4K RAM blocks (4Kbits plus 512 parity bits)，同时具有165,888bit癿RAM，支持18个Embedded multipliers和2个PLL，资源配备十分丰富。实验证明，返款芯片在嵌入NIOS II软核将黑釐开収板癿所有外讴全部跑起来，仅占全 ...