搜索：时钟软件 - 虫虫下载站

DSP编程  DSP TMS320LF2407最小系统的研究

本文设计的DSP最小系统可用于本科生参加电子设计大赛，也可对研究生的基本技能训练起到较好的作用，为以后完成毕业论文提供DSP相关的理论。硬件是由TI公司专门为电力电子和电机控制而开发的16为定点数字信号处理芯片TMS320LF2407为核心，辅以相应的电源、时钟、复位、和JTAG接口电路，构成了一个DSP最小系统。完成BSP最小系 ...

https://www.eeworm.com/dl/516/31978.html

下载: 36

查看: 1052

DSP编程  基于DSP56F803的数字低中频软件电台的设计

采用面向控制的Motorola DSP控制器DSP56F803,构建了一种廉价而实用的数字低中频软件电台,实现了该电台在AM、FM、SSB和FSK 4种调制方式下的互通.详细阐述了DSP56F803在构建软件电台中的设计思路和应用技巧,并给出了具体的软硬件方案.

https://www.eeworm.com/dl/516/32009.html

下载: 103

查看: 1039

教程资料  FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟！

https://www.eeworm.com/dl/fpga/doc/32111.html

下载: 60

查看: 1035

教程资料  QuartusII软件安装及破解流程

破解软件

https://www.eeworm.com/dl/fpga/doc/32294.html

下载: 180

查看: 1029

教程资料  FPGA全局时钟约束(Xilinx)

FPGA全局时钟约束(Xilinx)

https://www.eeworm.com/dl/fpga/doc/32355.html

下载: 193

查看: 1252

教程资料  WP370 -采用智能时钟门控技术降低动态开关功耗

&nbsp; 　　赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex&reg;-6 和 Spartan&reg;-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下 ...

https://www.eeworm.com/dl/fpga/doc/32629.html

下载: 86

查看: 1058

教程资料  基于FPGA的时钟跟踪环路的设计

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。 ...

https://www.eeworm.com/dl/fpga/doc/32648.html

下载: 85

查看: 1065

教程资料  Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

https://www.eeworm.com/dl/fpga/doc/32677.html

下载: 44

查看: 1164

教程资料  可重配置PLL使用手册

本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应，其目的是通过提供PLL的重配置功能，使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置，以重新锁定和正常工作。 ...

https://www.eeworm.com/dl/fpga/doc/32683.html

下载: 173

查看: 1076

通信网络  基于RFID的电力温度监控系统的软件分析与设计

在分析和比较现有电力测温技术的基础上，从标签的选用和读卡器的设计两方面介绍了一种新型的射频监控系统的设计方案,重点介绍了系统在Window CE操作系统下的软件功能的设计，并给出了系统软件设计的整体流程图。

https://www.eeworm.com/dl/564/32738.html

下载: 158

查看: 1055

搜索结果

按分类筛选