搜索结果
找到约 8,792 项符合
时钟设置 的查询结果
按分类筛选
- 全部分类
- 单片机开发 (86)
- 单片机编程 (39)
- 技术资料 (28)
- VIP专区 (16)
- 汇编语言 (15)
- VHDL/FPGA/Verilog (14)
- 嵌入式/单片机编程 (13)
- 微处理器开发 (12)
- 其他嵌入式/单片机内容 (8)
- 学术论文 (7)
- 其他 (7)
- 系统设计方案 (5)
- 可编程逻辑 (4)
- DSP编程 (4)
- uCOS (3)
- 嵌入式Linux (3)
- 书籍源码 (3)
- 技术教程 (2)
- PCB相关 (2)
- 嵌入式综合 (2)
- 通讯编程文档 (2)
- 源码 (2)
- 电源技术 (1)
- 源码/资料 (1)
- Java编程 (1)
- Linux/Unix编程 (1)
- 文章/文档 (1)
- 串口编程 (1)
- 压缩解压 (1)
- 游戏 (1)
- 软件设计/软件工程 (1)
- VC书籍 (1)
- Applet (1)
- 数据结构 (1)
- 单片机相关 (1)
- 开发板 (1)
- 经验 (1)
- 电路图 (1)
可编程逻辑 10项protel常用设置
有关一些protel其本设置，适合新手
可编程逻辑 fpga管脚电流电压设置
fpga管脚电流电压设置
可编程逻辑 cadence16.5基本规则设置
cadence16.5基本规则设置。
可编程逻辑 FPGA-CPLD芯片设置方法
FPGA-CPLD芯片设置方法
可编程逻辑 FPGA全局时钟约束(Xilinx)
FPGA全局时钟约束(Xilinx)
可编程逻辑 Altium_Designer规则设置技巧
Altium_Designer规则设置技巧
可编程逻辑 在Allegro中等长设置的高级应用
利用allegro进行仿真时的线路参数设置
可编程逻辑 WP370 -采用智能时钟门控技术降低动态开关功耗
 
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下 ...
可编程逻辑 基于FPGA的时钟跟踪环路的设计
提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。 ...
可编程逻辑 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...