搜索：时钟设置 - 虫虫下载站

模拟电子  时钟分相技术应用

摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。关键词: 时钟分相技术; 应用中图分类号: TN 79　　文献标识码:A 　　文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的性能。尤其现代电子系统对性能的越来越高 ...

https://www.eeworm.com/dl/571/21436.html

下载: 29

查看: 1050

模拟电子  运行典型高速ADC评估板设置

运行典型高速ADC评估板设置

https://www.eeworm.com/dl/571/21504.html

下载: 48

查看: 1084

PCB相关  protel_dxp规则设置

protel_dxp规则设置

https://www.eeworm.com/dl/501/21539.html

下载: 37

查看: 1029

PCB相关  热转印制PCB板中的打印设置

热转印制PCB板中的打印设置

https://www.eeworm.com/dl/501/21715.html

下载: 110

查看: 1117

PCB相关  10项protel常用设置

有关一些protel其本设置，适合新手

https://www.eeworm.com/dl/501/21716.html

下载: 101

查看: 1037

PCB相关  Altium_Designer规则设置技巧

Altium_Designer规则设置技巧

https://www.eeworm.com/dl/501/22111.html

下载: 98

查看: 1028

PCB相关  在Allegro中等长设置的高级应用

利用allegro进行仿真时的线路参数设置

https://www.eeworm.com/dl/501/22210.html

下载: 97

查看: 1025

PCB相关  Hyperlynx仿真应用:阻抗匹配

Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据 ...

https://www.eeworm.com/dl/501/22298.html

下载: 188

查看: 1112

PCB相关  PCB布线原则

PCB 布线原则连线精简原则连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了 ...

https://www.eeworm.com/dl/501/22299.html

下载: 50

查看: 1044

电源技术  连接无线路由器的相关设置

连接无线路由器的相关设置

https://www.eeworm.com/dl/505/23159.html

下载: 102