搜索：时钟设置 - 虫虫下载站

教程资料  ALLEGRO 约束规则设置步骤（以DDR 为例）

ALLEGRO 约束规则设置步骤（以DDR 为例）

https://www.eeworm.com/dl/cadence/doc/17439.html

下载: 156

查看: 1200

教程资料  影响FPGA设计中时钟因素的探讨

影响FPGA设计中时钟因素的探讨,能帮组FPGA的设计

https://www.eeworm.com/dl/fpga/doc/17486.html

下载: 161

查看: 1148

教程资料  能够在FPGA环境下实现密码锁的设置与开锁功能

能够在FPGA环境下实现密码锁的设置与开锁功能，并能更改使用密码，还可以防止抖动

https://www.eeworm.com/dl/fpga/doc/17545.html

下载: 153

查看: 1079

教程资料  异步FIFO是用来适配不同异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输

异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构， ...

https://www.eeworm.com/dl/fpga/doc/17596.html

下载: 185

查看: 1089

教程资料  基于FPGA和PLL的函数信号发生器时钟部分的实现

基于FPGA和PLL的函数信号发生器时钟部分的实现

https://www.eeworm.com/dl/fpga/doc/17626.html

下载: 147

查看: 1116

教程资料  VHDL语言的高频时钟分频模块

VHDL语言的高频时钟分频模块。一种新的分频器实现方法。

https://www.eeworm.com/dl/fpga/doc/17703.html

下载: 67

查看: 1108

教程资料  Altera_FPGA管脚弱上拉电阻的软件设置方法

Altera_FPGA管脚弱上拉电阻的软件设置方法

https://www.eeworm.com/dl/fpga/doc/17854.html

下载: 110

查看: 1187

教程资料  大型设计中FPGA的多时钟设计策略

大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢

https://www.eeworm.com/dl/fpga/doc/17873.html

下载: 169

查看: 1034

教程资料  VHDL语言编写的时钟显示代码

VHDL语言编写的时钟显示代码，简短而又易懂，个人觉得很不错

https://www.eeworm.com/dl/Protel/doc/18083.html

下载: 87

查看: 1049

教程资料  有时间显示与设置、秒表、闹钟、日期显示与设置功能

有时间显示与设置、秒表、闹钟、日期显示与设置功能，用6个数码管显示。

https://www.eeworm.com/dl/fpga/doc/18132.html

下载: 199

查看: 1202

搜索结果

按分类筛选