搜索结果
找到约 25,734 项符合
时钟管理 的查询结果
按分类筛选
- 全部分类
- 学术论文 (25)
- 单片机编程 (21)
- VIP专区 (13)
- 技术资料 (11)
- 嵌入式综合 (6)
- 技术教程 (4)
- 可编程逻辑 (3)
- 汇编语言 (3)
- 其他书籍 (3)
- 技术书籍 (2)
- DSP编程 (2)
- 教程资料 (2)
- 单片机开发 (2)
- 操作系统开发 (2)
- 微处理器开发 (2)
- 其他嵌入式/单片机内容 (2)
- uCOS (2)
- 书籍 (2)
- C/C++语言编程 (1)
- 电源技术 (1)
- 其他 (1)
- 文章/文档 (1)
- VHDL/FPGA/Verilog (1)
- 其他数据库 (1)
- 嵌入式/单片机编程 (1)
- 教育系统应用 (1)
- MacOS编程 (1)
- 软件工程 (1)
- 应用设计 (1)
单片机开发 ARM7 时钟管理 的源代码
ARM7 时钟管理 的源代码，用于精确的软件计时，支持ADS软件开发平台
其他嵌入式/单片机内容 嵌入式实验源码。包括：电源管理、复位、时钟管理
嵌入式实验源码。包括：电源管理、复位、时钟管理，中断控制器，看门狗等10个实验源码。
DSP编程 基于功耗管理的DSP处理器设计
一种具有功耗管理特性的DSP处理器的结构设计。该处理器采用4级流水线和增强型的哈佛并行系统结构及完善的时钟管理模块,提供了一种DSP处理器的集成设计。
教程资料 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
可编程逻辑 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
学术论文 FPGA内全数字延时锁相环的设计.rar
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目 ...
学术论文 应用FPGA的高速数据采集的设计与实现.rar
随着计算机技术的突飞猛进以及移动通讯技术在日常生活中的不断深入，数据采集不断地向多路、高速、智能化的方向发展。本文针对此需求，实现了一种应用FPGA的多路、高速的数据采集系统，从而为测量仪器提供良好的采集数据。 本文设计了一种基于AD+FPGA+DSP的多路数据采集处理系统，针对此系统设计了基于AD9446的模数转换采集 ...
学术论文 基于FPGA的MPEG4协同处理器研究
网络带宽依然在不断增长（尤其是在本地网），最后一公里的高速接入日益普及;另一方面的情况是大容量的磁盘、FLASH移动存储盘和激光盘的容量不断增大，使得传送和储存数据的成本不断地下降。不仅使人发问：我们孜孜不倦的搞视频压缩高级算法还有多少意义？我们可以看到，算法的复杂性日益增加，但性能的提高却接近边缘。 是 ...
学术论文 基于ARM的嵌入式强实时内核设计
随着国内工业化、数字化的迅速发展，嵌入式开发在IT行业中的重要性越来越显著。嵌入式开发领域对产品的功能性、稳定性、实时性等方面的要求也越来越高。 采用嵌入式实时操作系统作为开发平台，以高性能的嵌入式处理器为工业控制等领域的主控制器可以有效地提高系统的可靠性、实时性、和软件编程的灵活性。在嵌入式处理器方 ...
学术论文 机载双基地SAR成像算法的FPGA设计与实现
双基地合成孔径雷达(简称双基地SAR或Bistatic SAR)是一种新的成像雷达，也是当今SAR技术的一个发展方向，在军用及民用领域都具有良好的应用前景，近年来成为研究的热点。本文则侧重于研究双基地SAR的距离一多普勒(R-D)成像算法的实现。 在双基地SAR系统及成像算法的研究方面，推导了双基地SAR的系统分辨特性及雷达方程，分 ...