搜索结果
找到约 5,830 项符合
时钟提取 的查询结果
按分类筛选
单片机编程 单片机应用技术选编10
单片机应用技术选编10 目录 第一章 专题论述1.1 嵌入式系统的技术发展和我们的机遇(2)1.2 一种新的电路设计和实现方法——进化硬件(8)1.3 从8/16位机到32位机的系统设计(13)1.4 混合SoC设计(18)1.5 AT24系列存储器数据串并转换接口的IP核设计(23)1.6 低能耗嵌入式系统的设计(28)1.7 嵌入式应用中的零功耗系统设计(31)1.8 数 ...
单片机编程 单片机应用技术选编11
单片机应用技术选编(11) 目录
 
第一章 专题论述
1.1 3种嵌入式操作系统的分析与比较(2)
1.2 KEIL RTX51 TINY内核的分析与应用(8)
1.3 中间件技术及其发展展望(13)
1.4 嵌入式实时操作系统μC/OSⅡ的移植探讨(19)
1.5 μC/OSⅡ的移植及其应用系统开发(23)
1.6 片上系统的总线结构发展现状及前景(27)
1.7 SoC&mdas ...
教程资料 FPGA用VHDL语言编写24小时时钟
简单明了的VHDL程序实现24小时计时时钟！
教程资料 FPGA全局时钟约束(Xilinx)
FPGA全局时钟约束(Xilinx)
教程资料 WP370 -采用智能时钟门控技术降低动态开关功耗
 
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下 ...
教程资料 基于FPGA的时钟跟踪环路的设计
提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。 ...
教程资料 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
教程资料 基于FPGA的光纤通信系统中帧同步头检测设计
为实现设备中存在的低速数据光纤通信的同步复接/ 分接,提出一种基于FPGA 的帧同步头信号提取检测方案,其中帧头由7 位巴克码1110010 组成,在数据的接收端首先从复接数据中提取时钟信号,进而检测帧同步信号,为数字分接提供起始信号,以实现数据的同步分接。实验表明,此方案成功地在光纤通信系统的接收端检测到帧同步信号,从 ...
嵌入式综合 uCGUI图片提取工具
ucgui，嵌入式系统，图形界面，uCGUI图片提取工具。
嵌入式综合 一种提取基波分量的高精度快速滤波算法
提取基波分量的高精度快速滤波算法