搜索：时钟接 - 虫虫下载站

单片机编程  HT48&HT46 MCU用软件执行I2C总线的控制功能的方

I2C 总线包括了两条串行总线（时钟线SCL 和数据线SDA），通过这两条总线能实现多个芯片之间的通信。在互相连接的芯片中，至少有一个芯片作为总线控制器，而其它芯片则作为从控制器。在本应用说明中，介绍了用Holtek 的八位RISC 结构的单片机作为单总线控制器的软件实现的方法。在本文的示例中，采用了一片EEPROM（型号HT24L ...

https://www.eeworm.com/dl/502/31642.html

下载: 86

查看: 1031

单片机编程  使用jtag接口通过网口烧写程序

什么是JTAG 到底什么是JTAG呢？ JTAG(Joint Test Action Group)联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、 TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。 JTAG最初是用来对芯 ...

https://www.eeworm.com/dl/502/31700.html

下载: 33

查看: 1105

教程资料  FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟！

https://www.eeworm.com/dl/fpga/doc/32111.html

下载: 60

查看: 1035

教程资料  FPGA全局时钟约束(Xilinx)

FPGA全局时钟约束(Xilinx)

https://www.eeworm.com/dl/fpga/doc/32355.html

下载: 193

查看: 1252

教程资料  WP370 -采用智能时钟门控技术降低动态开关功耗

&nbsp; 　　赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex&reg;-6 和 Spartan&reg;-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下 ...

https://www.eeworm.com/dl/fpga/doc/32629.html

下载: 86

查看: 1058

教程资料  基于FPGA的时钟跟踪环路的设计

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。 ...

https://www.eeworm.com/dl/fpga/doc/32648.html

下载: 85

查看: 1065

教程资料  Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

https://www.eeworm.com/dl/fpga/doc/32677.html

下载: 44

查看: 1164

教程资料  基于FPGA的光纤通信系统中帧同步头检测设计

　为实现设备中存在的低速数据光纤通信的同步复接/ 分接,提出一种基于FPGA 的帧同步头信号提取检测方案,其中帧头由7 位巴克码1110010 组成,在数据的接收端首先从复接数据中提取时钟信号,进而检测帧同步信号,为数字分接提供起始信号,以实现数据的同步分接。实验表明,此方案成功地在光纤通信系统的接收端检测到帧同步信号,从 ...

https://www.eeworm.com/dl/fpga/doc/32680.html

下载: 33

查看: 1053

通信网络  如何使用两台无线路由器进行无线桥接

无线桥接增强信号

https://www.eeworm.com/dl/564/33424.html

下载: 105

查看: 1011

传感与控制  制药双升降板对接技改方案

以某药厂实例为基础的简化制药双升降板对接技改方案

https://www.eeworm.com/dl/562/34495.html

下载: 77