搜索结果

找到约 7,285 项符合 时钟接 的查询结果

教程资料 基于FPGA和PLL的函数信号发生器时钟部分的实现

基于FPGA和PLL的函数信号发生器时钟部分的实现
https://www.eeworm.com/dl/fpga/doc/17626.html
下载: 147
查看: 1116

教程资料 VHDL语言的高频时钟分频模块

VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
https://www.eeworm.com/dl/fpga/doc/17703.html
下载: 67
查看: 1108

教程资料 DM642 接硬盘的方案

DM642 接硬盘的方案,利用FPGA作FIFO缓冲,达到数据/图像/视频的实时高速写入。
https://www.eeworm.com/dl/fpga/doc/17827.html
下载: 62
查看: 1040

教程资料 大型设计中FPGA的多时钟设计策略

大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢
https://www.eeworm.com/dl/fpga/doc/17873.html
下载: 169
查看: 1034

教程资料 VHDL语言编写的时钟显示代码

VHDL语言编写的时钟显示代码,简短而又易懂,个人觉得很不错
https://www.eeworm.com/dl/Protel/doc/18083.html
下载: 87
查看: 1049

教程资料 FPGA异步时钟设计中的同步策略

FPGA异步时钟设计中的同步策略,需要
https://www.eeworm.com/dl/fpga/doc/18258.html
下载: 119
查看: 1056

教程资料 通过fpga产生时钟的VHDL源码

通过fpga产生时钟的VHDL源码,QII7.1下调试通过
https://www.eeworm.com/dl/fpga/doc/18295.html
下载: 74
查看: 1078

教程资料 附件中资料时模拟时钟方面的信息

附件中资料时模拟时钟方面的信息,可用单片机仿真软件仿真。
https://www.eeworm.com/dl/proteus/doc/18349.html
下载: 30
查看: 1067

教程资料 基于FPGA的新型数据位同步时钟提取(CDR)实现方法

基于FPGA的新型数据位同步时钟提取(CDR)实现方法
https://www.eeworm.com/dl/fpga/doc/18408.html
下载: 145
查看: 1254

教程资料 FPGA的时钟详细讲解

FPGA的时钟详细讲解,可以让你更加熟悉的了解FPGA的时钟设计。
https://www.eeworm.com/dl/fpga/doc/18428.html
下载: 76
查看: 1047