搜索结果
找到约 4,468 项符合
时钟抖动 的查询结果
按分类筛选
模拟电子 时钟分相技术应用
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。
关键词: 时钟分相技术; 应用
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的
性能。尤其现代电子系统对性能的越来越高 ...
人物传记/成功经验 模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下
模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下,R1、Cl、C2的取值不同,常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚V ...
其他 用于时钟恢复的全数字锁相环设计
用于时钟恢复的全数字锁相环设计,可以去掉时钟的抖动。
VHDL/FPGA/Verilog 一个键盘的消抖动电路。采用了硬件形式的
一个键盘的消抖动电路。采用了硬件形式的,同时也键入了微分环节,可以将输出的脉冲降为一个时钟周期。
技术资料 高速串行Serdes信号的眼图抖动测试
随着新研发单板上高速Serdes信号的增多,信号完整性测试显的越来越重要,本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。新研发单板上高速Serdes信号速率高达2.45G,一些时钟信号上升/下降沿达到400ps左右,必然需要测量Serdes信号的眼图、抖动,在这里总结一些测试经验和注意事项。UBPG1单板上有如下几种高速数 ...
LED驱动及控制 0011、采用实时时钟芯片DS1302+AT89C2051的红外遥控LED电子钟
0011、采用实时时钟芯片DS1302+AT89C2051的红外遥控LED电子钟
单片机 《匠人手记》网络版《从零开始玩转PIC 之 旋转时钟》
《匠人手记》网络版《从零开始玩转PIC 之 旋转时钟》
单片机 PCF8563 I2C 实时时钟/日历芯片 PDF版
PCF8563 I2C 实时时钟/日历芯片 PDF版
实用电子技术 匠人手记 网络版 从零开始玩转PIC之旋转时钟
匠人手记 网络版 从零开始玩转PIC之旋转时钟
技术书籍 《匠人手记》网络版《从零开始玩转PIC-之-旋转时钟》-112页-2.6M.rar
专辑类----单片机专辑 《匠人手记》网络版《从零开始玩转PIC-之-旋转时钟》-112页-2.6M.rar