搜索结果
找到约 7,982 项符合
时钟器件 的查询结果
按分类筛选
VHDL/FPGA/Verilog 开发系统上采用的时钟信号的频率是20MHz
开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值，还应包含设定计数初值的电路 ...
其他嵌入式/单片机内容 周立功DP_51S开发板下的时钟读写
周立功DP_51S开发板下的时钟读写，并把读到的内容发到串口上的程序
单片机开发 89c2051时钟程序
89c2051时钟程序，51汇编，有详细的注释，供参考
单片机开发 实时时钟芯片ds1302的应用和c51程序,调试过的.
实时时钟芯片ds1302的应用和c51程序,调试过的.
单片机开发 开发环境 iccavr6.0 单片机时钟由pdiusbd12的clkout给出8M 为了回报的每一个无私的开发者
开发环境 iccavr6.0
单片机时钟由pdiusbd12的clkout给出8M
为了回报的每一个无私的开发者，把我的源码共享。
希望你们快乐！！
里面可能还有错误，如果发现请帖到论坛上，最好把解决方案也帖上来，标题为“Atmeag162+k9f5608+pdiusbd12优盘源码” ...
VHDL/FPGA/Verilog 这是可编程逻辑器件（CPLD）初学者的入门级文章
这是可编程逻辑器件（CPLD）初学者的入门级文章，仅供参考。
单片机开发 单片机C51的应用,高精度实时时钟－SD2001驱动程序的源码
单片机C51的应用,高精度实时时钟－SD2001驱动程序的源码
微处理器开发 44b0开发板上实时时钟的测试程序
44b0开发板上实时时钟的测试程序，对初学者很有帮助
其他嵌入式/单片机内容 大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
VHDL/FPGA/Verilog 这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）。
这是一个用MAX+PLUSII开发FPGA（1K30器件）开发的李沙育图形发生器（硬件描述语言部分）。