搜索：时钟同步 - 虫虫下载站

学术论文  基于FPGA的全同步数字频率计的设计

频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。本设计阐述了各 ...

https://www.eeworm.com/dl/514/12835.html

下载: 115

查看: 1055

模拟电子  一种改进的基于时间戳的空间音视频同步方法

空间多媒体通信过程中存在的不可预测的分组数据丢失、乱序，可变的链路传输及处理时延抖动以及收发端时钟不同步与漂移等问题，这可能导致接收端在对音视频数据进行显示播放时产生音视频不同步现象。为了解决此问题，提出了一种改进的基于时间戳的空间音视频同步方法，该方法采用一种相对时间戳映射模型，结合接收端同步检测 ...

https://www.eeworm.com/dl/571/20226.html

下载: 32

查看: 1068

模拟电子  时钟分相技术应用

摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。关键词: 时钟分相技术; 应用中图分类号: TN 79　　文献标识码:A 　　文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的性能。尤其现代电子系统对性能的越来越高 ...

https://www.eeworm.com/dl/571/21436.html

下载: 29

查看: 1050

模拟电子  了解ADF7021的AFC环路并为实现最小前同步码长度而进行优化

无线电通信网络中的远程收发器使用自己的独立时钟源。因此，这些收发器容易产生频率误差。当发射机启动通信链路时，关联的接收机需要在数据包的前同步码阶段校正这些误差，以确保正确的解调

https://www.eeworm.com/dl/571/21509.html

下载: 199

查看: 1166

教程资料  基于FPGA的跳频系统快速同步算法设计与实现

同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明 ...

https://www.eeworm.com/dl/fpga/doc/32118.html

下载: 154

查看: 1101

教程资料  Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

https://www.eeworm.com/dl/fpga/doc/32677.html

下载: 44

查看: 1164

教程资料  基于FPGA的光纤通信系统中帧同步头检测设计

　为实现设备中存在的低速数据光纤通信的同步复接/ 分接,提出一种基于FPGA 的帧同步头信号提取检测方案,其中帧头由7 位巴克码1110010 组成,在数据的接收端首先从复接数据中提取时钟信号,进而检测帧同步信号,为数字分接提供起始信号,以实现数据的同步分接。实验表明,此方案成功地在光纤通信系统的接收端检测到帧同步信号,从 ...

https://www.eeworm.com/dl/fpga/doc/32680.html

下载: 33

查看: 1053

可编程逻辑  基于FPGA的跳频系统快速同步算法设计与实现

同步技术是跳频系统的核心。本文针对FPGA的跳频系统，设计了一种基于独立信道法，同步字头法和精准时钟相结合的快速同步方法，同时设计了基于双图案的改进型独立信道法，同步算法协议，协议帧格式等。该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明 ...

https://www.eeworm.com/dl/kbcluoji/38854.html

下载: 123

查看: 1066

可编程逻辑  Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

https://www.eeworm.com/dl/kbcluoji/40274.html

下载: 98

查看: 1070

可编程逻辑  基于FPGA的光纤通信系统中帧同步头检测设计

　为实现设备中存在的低速数据光纤通信的同步复接/ 分接,提出一种基于FPGA 的帧同步头信号提取检测方案,其中帧头由7 位巴克码1110010 组成,在数据的接收端首先从复接数据中提取时钟信号,进而检测帧同步信号,为数字分接提供起始信号,以实现数据的同步分接。实验表明,此方案成功地在光纤通信系统的接收端检测到帧同步信号,从 ...

https://www.eeworm.com/dl/kbcluoji/40306.html

下载: 180

查看: 1061

搜索结果

按分类筛选