搜索结果
找到约 6,190 项符合
时钟同步 的查询结果
按分类筛选
- 全部分类
- 技术资料 (33)
- 学术论文 (27)
- 单片机编程 (21)
- VHDL/FPGA/Verilog (15)
- 单片机开发 (14)
- VIP专区 (10)
- 模拟电子 (6)
- 可编程逻辑 (6)
- 教程资料 (5)
- 嵌入式/单片机编程 (5)
- 通信网络 (4)
- 其他书籍 (4)
- 接口技术 (3)
- 技术书籍 (2)
- PCB相关 (2)
- 嵌入式综合 (2)
- 汇编语言 (2)
- FlashMX/Flex源码 (2)
- 文章/文档 (2)
- 电子书籍 (2)
- 其他 (2)
- Java编程 (2)
- 操作系统开发 (2)
- 资料/手册 (1)
- 电源技术 (1)
- C/C++语言编程 (1)
- GPS编程 (1)
- Applet (1)
- 通讯/手机编程 (1)
- Windows Mobile (1)
- 其他嵌入式/单片机内容 (1)
- 串口编程 (1)
- 网络 (1)
- 数据结构 (1)
- 微处理器开发 (1)
- uCOS (1)
- matlab例程 (1)
- 书籍源码 (1)
- PCB图/BOM单/原理图 (1)
- 电子大赛 (1)
- 应用设计 (1)
- 源码 (1)
C/C++语言编程 基于单片机的秒,分,时可调时钟的设计
基于单片机的秒,分,时可调时钟的设计相关程序
。有关始终的设计请进入http://www.21ic.com/app/ce/201209/141515.htm
技术书籍 通信接口——编解码
通信接口--编解码
曼彻斯特编码(Manchester
Encoding),也叫做相位编码(PE),是
一个同步时钟编码技术,被物理层使用
来编码一个同步位流的时钟和数据
单片机编程 STM32的TIM1_CC1触发双ADC作同步规则转换
TIM1_CC1触发双ADC作同步规则转换,DMA存储转换结果。
请使用\MDK-ARM(uV4)下的Keil工程文件,已调试通过。
教程资料 影响FPGA设计中时钟因素的探讨
影响FPGA设计中时钟因素的探讨,能帮组FPGA的设计
教程资料 针对医疗系统基于ADC0809的多通道同步数据采集
多通道同步数据采集系统的典型模型,并针对医疗系统设计完成了基于ADC0809的多通道同步数据采集装\r\n置,采集综合运用了光耦隔离及抗干扰、自修复等技术,提高了系统的性价比。\r\n
教程资料 异步FIFO是用来适配不同异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构, ...
教程资料 基于FPGA和PLL的函数信号发生器时钟部分的实现
基于FPGA和PLL的函数信号发生器时钟部分的实现
教程资料 VHDL语言的高频时钟分频模块
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
教程资料 使用Verilog编写的同步FIFO
使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。