搜索结果
找到约 8,463 项符合
时钟产生 的查询结果
按分类筛选
- 全部分类
- 单片机编程 (30)
- 技术资料 (24)
- 单片机开发 (23)
- 学术论文 (21)
- VHDL/FPGA/Verilog (19)
- VIP专区 (14)
- 模拟电子 (7)
- 可编程逻辑 (7)
- 教程资料 (5)
- 嵌入式/单片机编程 (5)
- 其他 (5)
- PCB相关 (4)
- 电源技术 (4)
- 汇编语言 (4)
- 系统设计方案 (4)
- 通讯/手机编程 (3)
- 其他嵌入式/单片机内容 (3)
- 其他文档 (2)
- DSP编程 (2)
- VC书籍 (2)
- 操作系统开发 (2)
- 电路图 (1)
- 传感与控制 (1)
- 嵌入式综合 (1)
- 开发工具 (1)
- 接口技术 (1)
- 仿真技术 (1)
- 加密解密 (1)
- 数值算法/人工智能 (1)
- matlab例程 (1)
- 其他书籍 (1)
- 串口编程 (1)
- 书籍源码 (1)
- 数据结构 (1)
- 编辑器/阅读器 (1)
- 电子元器件应用 (1)
- 无线通信 (1)
- 书籍 (1)
- 经验 (1)
- 源码 (1)
模拟电子 占空比不可调矩形波产生电路 multisim 仿真
占空比不可调矩形波产生电路 multisim 仿真
模拟电子 占空比可调矩形波产生电路
占空比可调矩形波产生电路 multisim仿真
模拟电子 时钟抖动和相位噪声对采样系统的影响
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。
...
模拟电子 时钟抖动时域分析(下)
时钟抖动时域分析(下):
模拟电子 使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时 ...
模拟电子 了解ADF7021的AFC环路并为实现最小前同步码长度而进行优化
无线电通信网络中的远程收发器使用自己的独立时钟源。因此，这些收发器容易产生频率误差。当发射机启动通信链路时，关联的接收机需要在数据包的前同步码阶段校正这些误差，以确保正确的解调
PCB相关 高速电路传输线效应分析与处理
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而 ...
PCB相关 信号完整性知识基础(pdf)
现代的电子设计和芯片制造技术正在飞速发展，电子产品的复杂度、时钟和总线频率等等都呈快速上升趋势，但系统的电压却不断在减小，所有的这一切加上产品投放市场的时间要求给设计师带来了前所未有的巨大压力。要想保证产品的一次性成功就必须能预见设计中可能出现的各种问题，并及时给出合理的解决方案，对于高速的数字电路 ...
PCB相关 HyperLynx仿真软件在主板设计中的应用
信号完整性问题是高速PCB 设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以PCB 上的高速信号的长度以及延时要仔细计算和分析。运用信号完整性分析工具进行布线前后的仿真对于保证信 ...
PCB相关 I2C总线器件在高抗干扰系统中的应用
I2C总线器件在高抗干扰系统中的应用:
摘要：本文先对I2C总线协议进行了简要叙述，然后介绍了一些常用的抗干扰措施，最后提供了一个利用I2C总线器件24WC01组成的高抗干扰应用方案。
一、I2C总线概述
I2C总线是一双线串行总线，它提供一小型网络系统为总线上的电路共享公共的总线。总线上的器件有单片机LCD驱动器以及E2P ...