搜索：时序 - 虫虫下载站

可编程逻辑  状态机学习心得

　　FSM 分两大类：米里型和摩尔型。　　组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。　　设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判 ...

https://www.eeworm.com/dl/kbcluoji/40246.html

下载: 72

查看: 1043

可编程逻辑  LTE标准下Turbo码编译码器的集成设计

针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置 ...

https://www.eeworm.com/dl/kbcluoji/40251.html

下载: 128

查看: 1069

可编程逻辑  Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

https://www.eeworm.com/dl/kbcluoji/40274.html

下载: 98

查看: 1070

可编程逻辑  高速电路传输线效应分析与处理

随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而 ...

https://www.eeworm.com/dl/kbcluoji/40328.html

下载: 197

查看: 1034

可编程逻辑  基于FPGA的K9F4G08Flash控制器设计

设计了一种能使FPGA的主状态机直接管理Flash的控制器，该控制器具有自己的指令集和中断管理方式。用户可以根据FPGA的系统时钟对控制器进行操作，无需关心Flash对指令和数据的时序要求。控制器建立了自己的坏块管理机制，合并了一些Flash的常用关联指令，方便了用户对FPGA主状态机的设计。 ...

https://www.eeworm.com/dl/kbcluoji/40351.html

下载: 72

查看: 1016

可编程逻辑  通用阵列逻辑GAL实现基本门电路的设计

通用阵列逻辑GAL实现基本门电路的设计一、实验目的 1.了解GAL22V10的结构及其应用； 2.掌握GAL器件的设计原则和一般格式； 3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计； 4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。二、实验原理 1. 通用阵列逻辑GAL22V10 通用阵列逻辑GAL是由可编程的与阵列、固定（ ...

https://www.eeworm.com/dl/kbcluoji/40391.html

下载: 32

查看: 1168

第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章内存模块的叠层设计......................................................................... ...

https://www.eeworm.com/dl/kbcluoji/40405.html

下载: 107

查看: 1034

可编程逻辑  信号完整性知识基础(pdf)

现代的电子设计和芯片制造技术正在飞速发展，电子产品的复杂度、时钟和总线频率等等都呈快速上升趋势，但系统的电压却不断在减小，所有的这一切加上产品投放市场的时间要求给设计师带来了前所未有的巨大压力。要想保证产品的一次性成功就必须能预见设计中可能出现的各种问题，并及时给出合理的解决方案，对于高速的数字电路 ...

https://www.eeworm.com/dl/kbcluoji/40408.html

下载: 44

查看: 1035

可编程逻辑  高速PCB基础理论及内存仿真技术(经典推荐)

第一部分信号完整性知识基础.................................................................................5第一章高速数字电路概述.....................................................................................51.1 何为高速电路.................................................................. ...

https://www.eeworm.com/dl/kbcluoji/40411.html

下载: 154

查看: 1047

可编程逻辑  HyperLynx仿真软件在主板设计中的应用

信号完整性问题是高速PCB 设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以PCB 上的高速信号的长度以及延时要仔细计算和分析。运用信号完整性分析工具进行布线前后的仿真对于保证信 ...

https://www.eeworm.com/dl/kbcluoji/40435.html

下载: 68

查看: 1038

搜索结果

按分类筛选