搜索结果

找到约 1,079 项符合 时序 的查询结果

按分类筛选

显示更多分类

教程资料 基于FPGA的多功能LCD显示控制器设计

通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析,利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计.所设计的LCD显示控制器具有很好的可移植性,只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示,并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T14 ...
https://www.eeworm.com/dl/fpga/doc/32227.html
下载: 63
查看: 1081

教程资料 基于FPGA的DDR2 SDRAM存储器用户接口设计

使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器,由于该公司出产的这种存储控制器具有很高的效率,使用也很广泛,可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证,可知其完全可以满足时序要求,由综合结果可知其使用逻辑 ...
https://www.eeworm.com/dl/fpga/doc/32229.html
下载: 25
查看: 1101

教程资料 EDA原理及VHDL实现(何宾教授)

  第1章 数字系统EDA设计概论   第2章 可编程逻辑器件设计方法   第3章 VHDL语言基础   第4章 数字逻辑单元设计   第5章 数字系统高级设计技术(*)   第6章 基于HDL设计输入   第7章 基于原理图设计输入   第8章 设计综合和行为仿真   第9章 设计实现和时序仿真   第10章 设计下 ...
https://www.eeworm.com/dl/fpga/doc/32345.html
下载: 169
查看: 1174

教程资料 《EDA原理及应用》(何宾教授)课件 PPT

  第1章-EDA设计导论   第2章-可编程逻辑器件设计方法   第3章-VHDL语言基础   第4章-数字逻辑单元设计   第5章-VHDL高级设计技术   第6章-基于HDL和原理图的设计输入   第7章-设计综合和行为仿真   第8章-设计实现和时序仿真   第9章-设计下载和调试   第10章-设计示例(数字钟、 ...
https://www.eeworm.com/dl/fpga/doc/32351.html
下载: 41
查看: 1143

教程资料 Verilog_HDL_那些事儿_时序篇

很好的,经典学习资料
https://www.eeworm.com/dl/fpga/doc/32379.html
下载: 94
查看: 1067

教程资料 七天玩转Altera:学习FPGA必经之路

         七天玩转Altera:学习FPGA必经之路包括基础篇、时序篇和验证篇三个部分。
https://www.eeworm.com/dl/fpga/doc/32393.html
下载: 72
查看: 1293

教程资料 基于FPGA的实时视频信号处理平台的设计

提出一种基于FPGA的实时视频信号处理平台的设计方法,该系统接收低帧率数字YCbCr 视频信号,对接收的视频信号进行格式和彩色空间转换、像素和,利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高,最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现,采用Alte ...
https://www.eeworm.com/dl/fpga/doc/32411.html
下载: 53
查看: 1092

教程资料 UCF文件中时序约束的语法

应该有用吧
https://www.eeworm.com/dl/fpga/doc/32412.html
下载: 183
查看: 1021

教程资料 基于FPGA的运动估计设计

本文采用了技术比较成熟的VHDL语言进行设计,并使用Quartus II软件进行时序仿真。由仿真结果可知,无论是在功能的实现上还是在搜索的准确性、高效性以及FPGA片上资源的利用率上,本设计方案都具有明显的优越性。
https://www.eeworm.com/dl/fpga/doc/32539.html
下载: 38
查看: 1048

教程资料 WP370 -采用智能时钟门控技术降低动态开关功耗

    赛灵思推出业界首款自动化精细粒度时钟门控解决方案,该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计,既无需在设计流程中添加更多新的工具或步骤,又不会改变现有逻辑或时钟,从而避免设计修改。此外,在大多数情况下 ...
https://www.eeworm.com/dl/fpga/doc/32629.html
下载: 86
查看: 1058