搜索：时序 - 虫虫下载站

教程资料  Altera cyclone ep1c6对sram idt71系列的读写时序控制

Altera cyclone ep1c6对sram idt71系列的读写时序控制

https://www.eeworm.com/dl/fpga/doc/17971.html

下载: 145

查看: 1059

教程资料  用FPGA控制ADC0809的转换时序来完成模/数转换

自己课程设计写的程序，用FPGA控制ADC0809的转换时序来完成模/数转换，然后将转换完的数字信号传递给0832

https://www.eeworm.com/dl/fpga/doc/18464.html

下载: 154

查看: 1133

教程资料  FPGA 数字电路时序时延路径建立时间保持时间

关键词：FPGA 数字电路时序时延路径建立时间保持时间

https://www.eeworm.com/dl/fpga/doc/18519.html

下载: 29

查看: 1062

教程资料  用CPLD做了个FPGA的FPP下载时序

用CPLD做了个FPGA的FPP下载时序，验证过。

https://www.eeworm.com/dl/Protel/doc/18537.html

下载: 112

查看: 1128

教程资料  fpga时序约束

fpga时序约束.rar

https://www.eeworm.com/dl/fpga/doc/18693.html

下载: 85

查看: 1068

教程资料  使用单片机模拟I2C时序对24c02进行读写,通过proteus仿真对数据进行分析.

使用单片机模拟I2C时序对24c02进行读写,通过proteus仿真对数据进行分析.\r\n\r\n有仿真图片

https://www.eeworm.com/dl/proteus/doc/19222.html

下载: 23

查看: 1072

技术书籍  基于二叉树的时序电路测试序列设计

　　为了实现时序电路状态验证和故障检测，需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性，建立时序电路状态二叉树，按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系，可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路，可以验证电路是否具有全部预定状态，是否能够实现预定状态转换。 ...

https://www.eeworm.com/dl/537/20145.html

下载: 95

查看: 1066

模拟电子  时序逻辑电路的分析和设计

时序逻辑电路的分析和设计

https://www.eeworm.com/dl/571/20350.html

下载: 149

查看: 1076

使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时 ...

https://www.eeworm.com/dl/571/21401.html

下载: 197

查看: 1050

电源技术  ETY时序电源控制器

时序电源控制器是本公司生产的具有自动按时间次序开关的电源控制切换设备。当操作员发出电源开的触发控制命令时，控制器将按时间次序顺序打开1至8路电源；当操作员发出电源关的触发控制命令时，控制器将按时间次序顺序关闭8至1路电源，从而实现电源的顺序开关控制。 ...

https://www.eeworm.com/dl/505/24581.html

下载: 61

查看: 1021

搜索结果

按分类筛选