搜索结果
找到约 4,629 项符合
时序验证 的查询结果
按分类筛选
学术论文 超宽带脉冲与MB-OFDM物理层的FPGA实现
现代通信系统对带宽和数据速率的要求越来越高，超宽带(ultra-wideband，UWB)通信以其传输速率高、空间容量大、成本低、功耗低的优点，成为解决企业、家庭、公共场所等高速因特网接入的需求与越来越拥挤的频率资源分配之间的矛盾的技术手段。 论文主要围绕两方面展开分析：一是介绍用于UWB无载波脉冲调制及直接序列码分多址 ...
学术论文 Turbo码译码算法研究及其FPGA实现
在通信系统中，人们一直致力于信息传输的有效性和可靠性的研究，信道纠错编码技术一直是人们研究的重点。1993年，Turbo码的提出，以其接近Shannon极限的优异的译码性能在编码界引起了轰动，并成为研究纠错编码的热点课题。经过十几年的研究和发展，目前，Turbo码已经走向了实用化的道路，如何用硬件实现有效的Turbo码编译码 ...
学术论文 LDPC码译码器FPGA实现研究
LDPC码以其接近Shannon极限的优异性能在编码界引起了轰动，成为研究的热点。随着研究的不断深入和技术的发展，目前，LDPC码已经被多个通信系统定为信道编码方案，并被应用到第二代数字视频广播卫星(DVB—S2)通信系统中。由于LDPC码译码过程中所涉及的数据量庞大，译码时序控制复杂，如何实现LDPC码译码器成为了人们研究的重 ...
并行计算 时序乘法器,8位x8位,vhdl语言.仿真验证过了.多多交流!
时序乘法器,8位x8位,vhdl语言.仿真验证过了.多多交流!
学术论文 64位MIPS微处理器的模块设计和FPGA验证
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努 ...
学术论文 基于FPGA的8位增强型CPU设计与验证
随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础 ...
技术教程 华为_静态时序分析与逻辑设计.pdf
华为_静态时序分析与逻辑设计，IC设计验证领域很有用
教程资料 用CPLD做了个FPGA的FPP下载时序
用CPLD做了个FPGA的FPP下载时序，验证过。
技术书籍 基于二叉树的时序电路测试序列设计
为了实现时序电路状态验证和故障检测，需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性，建立时序电路状态二叉树，按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系，可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路，可以验证电路是否具有全部预定状态，是否能够实现预定状态转换。 ...
嵌入式/单片机编程 用CPLD做了个FPGA的FPP下载时序
用CPLD做了个FPGA的FPP下载时序，验证过。