搜索结果
找到约 4,629 项符合
时序验证 的查询结果
按分类筛选
教育系统应用 本文介绍了一个基于Client/Server模式的高校图书管理系统的设计与实现。运用Visual Basic.Net结合Microsoft SQL Server 2000开发的登录模块主要用于验证用户
本文介绍了一个基于Client/Server模式的高校图书管理系统的设计与实现。运用Visual Basic.Net结合Microsoft SQL Server 2000开发的登录模块主要用于验证用户身份,进行有效的操作。从主界面模块在验证后进入每个子模块进行各个子系统的具体功能操作。在整个系统设计中充分利用了模块化的设计思想和开发方法。 ...
DSP编程 ccs编译环境,C语言编程,模拟I2C总线时序
ccs编译环境,C语言编程,模拟I2C总线时序
嵌入式/单片机编程 <系统时序基础理论.doc>,9页 虽然简短,但从其文其图及其公式可以看出,是CPLD/FPGA设计的必修课.
<系统时序基础理论.doc>,9页
虽然简短,但从其文其图及其公式可以看出,是CPLD/FPGA设计的必修课.
matlab例程 matlab中LFM信号的源程序。经过仿真验证
matlab中LFM信号的源程序。经过仿真验证
VHDL/FPGA/Verilog 此程序用于视频采集过程中CPLD对时序的转换与组合代码
此程序用于视频采集过程中CPLD对时序的转换与组合代码,每两行采集一行,两列采集一列,减小数据量,同时能保证采集完整的一幅图像(输出OUT用于DSP或者单片机中断)
其他嵌入式/单片机内容 采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
其他嵌入式/单片机内容 verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!
verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!
VHDL/FPGA/Verilog werilog语言中关于 组合逻辑时序逻辑的表达
werilog语言中关于 组合逻辑时序逻辑的表达
其他嵌入式/单片机内容 关于一个Motor Controller示例的E语言验证程序!
关于一个Motor Controller示例的E语言验证程序!