搜索结果
找到约 4,629 项符合
时序验证 的查询结果
按分类筛选
其他 这是一个用matlab编写的arma时序模型信号处理程序
这是一个用matlab编写的arma时序模型信号处理程序，可以用于振动信号等方面的信号处理或仿真
其他书籍 包含内容有1．逻辑代数基础 2逻辑函数的表示方式和化简 3中规模集成电路的分析和设计 4触发器及其简单应用电路 5同步时序电路的分析和设计 6常见的同步集成时序电路 7异步时序电路的分析和
包含内容有1．逻辑代数基础
2逻辑函数的表示方式和化简
3中规模集成电路的分析和设计
4触发器及其简单应用电路
5同步时序电路的分析和设计
6常见的同步集成时序电路
7异步时序电路的分析和设计
8数字逻辑技术的最新发展
是我们大学老师（这方面的专家）数字逻辑的课件，非常不错 ...
VHDL/FPGA/Verilog 此程序为串行通信程序,采用verilog语言编写的,经过仿真验证已经通过.
此程序为串行通信程序,采用verilog语言编写的,经过仿真验证已经通过.
其他嵌入式/单片机内容 TLC549是TI公司的8位串行AD。该程序经验证
TLC549是TI公司的8位串行AD。该程序经验证，是正确的。
其他嵌入式/单片机内容 AD7705是ADI公司的16位高精度的串行输出的AD转换器。经验证
AD7705是ADI公司的16位高精度的串行输出的AD转换器。经验证，该程序是正确的。
VHDL/FPGA/Verilog systemverilog是新出现的一种高级硬件描述和验证语言
systemverilog是新出现的一种高级硬件描述和验证语言，这里给出了一些书和文章还有使用vmm方法开发testbench的例子
uCOS 经修正并验证过在 IAR MSP430 v3.42A 下编译正之 uC/OS-II For MSP430F149 的例程(修正一般网站上重复 Define 无法编译的问题),而且我以于 Simulat
经修正并验证过在 IAR MSP430 v3.42A 下编译正之 uC/OS-II For MSP430F149 的例程(修正一般网站上重复 Define 无法编译的问题),而且我以于 Simulator 内并设好了 Watch Dog Interrup 及观测的断点也设好了,可以直接于 IAR MSP430 下 Compiler 后再进 Debug Mode 执行即可正常执行于 app.c 下的 LED 闪烁任务调度工程. ...
其他书籍 主要对由 AD7711组成的数字温度计硬件和软件进行了探讨和研究,内容包括 AD7711的特点,内部时序和 外部接口,详细说明了 AD7711的功能特点和工作方式,简要论述了其在 RTD 高精度温度
主要对由 AD7711组成的数字温度计硬件和软件进行了探讨和研究,内容包括 AD7711的特点,内部时序和
外部接口,详细说明了 AD7711的功能特点和工作方式,简要论述了其在 RTD 高精度温度测量中的应用。
软件设计/软件工程 Altera Quartusii静态时序分析（Static Timing Analysis）基础及应用
Altera Quartusii静态时序分析（Static Timing Analysis）基础及应用
嵌入式/单片机编程 键盘去抖动CPLD设计经过验证,可以直接用数码管显示,同时也希望大家给于新想法
键盘去抖动CPLD设计经过验证,可以直接用数码管显示,同时也希望大家给于新想法