搜索结果

找到约 14,436 项符合 时序逻辑电路 的查询结果

单片机开发 LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件

LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入:DIN CLK和片选(CS)。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为 ...
https://www.eeworm.com/dl/648/226047.html
下载: 124
查看: 1208

其他书籍 介绍及应用。LM1881 是针对电视信号的视频同步分离芯片,它可以直接对电视信号进行同步分离,准确地获得 所需的视频图像信号,使用者可根据需要对该同步信号进行时序逻辑控制. LM1881 广泛用于对

介绍及应用。LM1881 是针对电视信号的视频同步分离芯片,它可以直接对电视信号进行同步分离,准确地获得 所需的视频图像信号,使用者可根据需要对该同步信号进行时序逻辑控制. LM1881 广泛用于对视频信号的同 步分离中,比如便携式图像采集卡、视频监控录像控制仪、基于成像系统的视频图像采集等. 介绍了LM1881 的 主要特性,基 ...
https://www.eeworm.com/dl/542/247344.html
下载: 31
查看: 1058

VHDL/FPGA/Verilog VHDL硬件描述语言与数字逻辑电路设计

VHDL硬件描述语言与数字逻辑电路设计,需要的朋友可以下载。
https://www.eeworm.com/dl/663/269579.html
下载: 46
查看: 1053

单片机开发 SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC

SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计,以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作 ...
https://www.eeworm.com/dl/648/271258.html
下载: 62
查看: 1068

VHDL/FPGA/Verilog VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考

VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
https://www.eeworm.com/dl/663/272029.html
下载: 122
查看: 1082

VHDL/FPGA/Verilog werilog语言中关于 组合逻辑时序逻辑的表达

werilog语言中关于 组合逻辑时序逻辑的表达
https://www.eeworm.com/dl/663/274315.html
下载: 174
查看: 1058

其他书籍 数字电路中的组合逻辑电路

数字电路中的组合逻辑电路,看看,挺有用的。
https://www.eeworm.com/dl/542/290162.html
下载: 199
查看: 1040

其他书籍 介绍数字电路中的组合逻辑电路

介绍数字电路中的组合逻辑电路,个人认为挺不错的。
https://www.eeworm.com/dl/542/290163.html
下载: 32
查看: 1044

VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.

用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
https://www.eeworm.com/dl/663/304246.html
下载: 52
查看: 1400

VHDL/FPGA/Verilog 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密

简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密码锁
https://www.eeworm.com/dl/663/305660.html
下载: 130
查看: 1101