搜索结果

找到约 14,436 项符合 时序逻辑电路 的查询结果

学术论文 基于FPGA的MCS51核的VHDL语言

本文以研究嵌入式微处理器为主,自主地设计了能够运行MCS-51系列单片机指令的MCU系统。系统采用了VHDL 语言与原理框图的综合设计方法,并且在Altera公司的FPGA上通过验证。论文深入地研究了微处理器的指令系统和数据地址通路,采用VHDL 语言完成了取指单元,指令译码器单元,存储器单元和逻辑运算单元的电路模块的设计与实 ...
https://www.eeworm.com/dl/514/12701.html
下载: 76
查看: 1045

学术论文 基于FPGA的GPS定位信息处理系统设计

随着GPS(Global Positioning System)技术的不断发展和成熟,其全球性、全天候、低成本等特点使得GPS接收机的用户数量大幅度增加,应用领域越来越广。但由于定位过程中各种误差源的存在,单机定位精度受到影响。目前常从两个方面考虑减小误差提高精度:①用高精度相位天线、差分技术等通过提高硬件成本获取高精度;②针对误 ...
https://www.eeworm.com/dl/514/13204.html
下载: 175
查看: 1043

技术书籍 新型电子电路应用指南

·新型电子电路应用指南 电源电路.pdf新型电子电路应用指南 实用电子测量技术.pdf新型电子电路应用指南 数字逻辑电路.pdf新型电子电路应用指南 信号放大电路.pdf
https://www.eeworm.com/dl/537/14328.html
下载: 152
查看: 1067

教程资料 LCD CPLD(复杂可编程逻辑器件)

LCD 因其轻薄短小,低功耗,无辐射,平面直角显示,以及影像稳定等特点,当今应用非常广泛。CPLD(复杂可编程逻辑器件) 是一种具有丰富可编程功能引脚的可编程逻辑器件,不仅可实现常规的逻辑器件功能,还可以实现复杂而独特的时序逻辑功能。并且具有ISP (在线可编\\r\\n程) [1 ] 功能,便于进行系统设计和现场对系统进行功能修改、 ...
https://www.eeworm.com/dl/Protel/doc/18005.html
下载: 98
查看: 1051

模拟电子 高速电路设计与实现

通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),就称为高速电路。
https://www.eeworm.com/dl/571/21080.html
下载: 40
查看: 1023

Mentor HDL的可综合设计简介

本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读     用组合逻辑实现的电路和用时序逻辑实现的   电路要分配到不同的进程中。   不要使用枚举类型的属性。   Integer应加范围限制。    通常的可综合代码应该是同步设计。   避免门级描述,除非在关键路径中。 ...
https://www.eeworm.com/dl/Mentor/21524.html
下载: 79
查看: 1065

电源技术 IR2110驱动芯片在光伏逆变电路中的设计应用

 IR2110是IR公司的桥式驱动集成电路芯片,它采用高度集成的电平转换技术,大大简化了逻辑电路对功率器件的控制要求,同时提高了驱动电路的可靠性[1]。对于我设计的含有ZCS环节的单相光伏逆变电路中有6个IGBT,只需要3片芯片即可驱动,通过dsp2812控制实现软开关和逆变的功能,同时只需要提供3.3 V,12 V的基准电压即可 ...
https://www.eeworm.com/dl/505/22529.html
下载: 83
查看: 1100

单片机编程 基于CPLD的线阵CCD驱动的实现

摘 要:本文以日本东芝公司的线阵CCD器件TCD1206SUP为例,在研究了线阵CCD器件工作原理和驱动电路波形的基础上,介绍了采用图形式层次设计方法,用复杂可编程逻辑器件(CPLD)设计线阵CCD驱动脉冲的实现方法。用一片EPM7064设计出TCD1206SUP正常工作所需的驱动波形,减小了驱动器的体积。讨论了电路的工作原理和设计特点,同时给出 ...
https://www.eeworm.com/dl/502/30121.html
下载: 26
查看: 1104

可编程逻辑 Xilinx FPGA集成电路的动态老化试验

  3 FPGA设计流程   完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中,实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的,所以当FPGA电路电源掉电后, ...
https://www.eeworm.com/dl/kbcluoji/39062.html
下载: 182
查看: 1043

可编程逻辑 HDL的可综合设计简介

本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读     用组合逻辑实现的电路和用时序逻辑实现的   电路要分配到不同的进程中。   不要使用枚举类型的属性。   Integer应加范围限制。    通常的可综合代码应该是同步设计。   避免门级描述,除非在关键路径中。 ...
https://www.eeworm.com/dl/kbcluoji/40140.html
下载: 112
查看: 1043