搜索结果
找到约 1,477 项符合
时序约束 的查询结果
按分类筛选
视频教程 vivado Final_IP+Integrator视频演示
为了解决实现的瓶颈，Vivado 工具采用层次化器件编辑器和布局规划器、速度提升 了3 至 15 倍且为 SystemVerilog 提供业界领先支持的逻辑综合工具、速度提升 了4 倍且确定性更高的布局布线引擎、以及通过分析技术可最小化时序、线长、路由拥堵等多个变量的“成本”函数。此外，增量式流程能让工程变更通知单 (ECO) ...
接口技术 基于DSP与FPGA的ARINC429总线接口卡设计
设计了一种基于DSP和FPGA的ARINC429总线接口卡。该设计使用PLX公司的PCI9052和HARRIS公司的HS3282作为专用协议芯片，TI公司的TMS320F2812作为嵌入式CPU，Altera公司的FPGA芯片EP1C12来进行逻辑控制、时序控制，实现了ARINC429总线接口卡的电路设计。本接口卡数据收发过程由卡上的DSP控制，无需占用计算机资源，具有高速、可 ...
接口技术 基于LVDS 技术的传输接口设计
介绍了LVDS 接口的原理和优点，接口机的硬件组成以及在设计LVDS 接口时需注意的事项。关键词 LVDS；数据传输；时序
当声呐在海洋中执行任务时，前置预处理机设备接收到的数据不仅需要送往数字信号处理机进行实时分析，还经常需要使用数据记录仪将海上各种复杂的信号数据记录下来以供事后分析研究；在数据分析时需要将数据记 ...
接口技术 基于PCI Express总线高速数据采集卡的设计与实现
本文介绍一种基于PCI Express 总线的高速数据采集卡的设计方案及功能实现。给出系统的基本结构及单元组成，重点阐述系统硬件设计的关键技术和本地总线的控制逻辑，详细探讨了基于DriverWorks 的设备驱动程序的开发以及上层应用软件的设计。该系统通过实践验证，可用于卫星下行高速数据的接收并可适用于其他高速数据采集与处 ...
仿真技术 Altera Modelsim学习笔记
我近期计划陆续整理出以下几个方面的学习笔记：初学 ModelSimSE 时被迷糊了几天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤；用 ModelSimSE 进行功能仿真和时序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的几个命令及 DO文件的学习笔记；近来学到的几招 TestBench 的技巧
...
通讯/手机编程 i2c读写代码C语言
i2c读写代码C语言，通过控制I2C控制器，设置I2C时序来读写E2PROM的源代码，很有帮助
单片机开发 P1.7～P1.0接发光二极管L8～L1
P1.7～P1.0接发光二极管L8～L1，要求利用单片机内部定时器1，按方式1工作，每0.01秒T1溢出中断一次。要求编写程序模拟时序控制装置。开机第1秒钟L1、L3亮，第2秒钟L2、L4亮，第3秒钟L5、L7亮，第4秒钟L6、L8亮，第5秒钟L1、L3、L5、L7亮，第6秒钟L2、L4、L6、L8亮，第7秒钟8个发光二极管全亮，……一直循环下去。fosc=11.05 ...
网络 Firepass - 一种隧道技术工具
Firepass - 一种隧道技术工具，通过它可以避开防火墙的规则约束，将数据流封装在合法的HTTP POST请求中。任何基于TCP/UDP协议的子协议可以通过它来穿越HTTP代理服务器对HTTP协议的严格审查。到目前为止，客户端和服务器端仅用PERL语言编写。服务器端作为一个CGI脚本运行在WEB服务器上。Firepass的主要特点是用户可以在外网 ...
VHDL/FPGA/Verilog VHDL开发的计数器。源程序不复杂
VHDL开发的计数器。源程序不复杂，应该都能看懂。最重要的注意：是时序问题