搜索结果
找到约 1,477 项符合
时序约束 的查询结果
按分类筛选
传感与控制 现代传感器集成电路（图像及磁传感器电路）
第一章 面阵图像传感器系统集成电路11. 1 德州仪器（TEXASINSTRUMENTS）图像传感器系统集成电路11. 1. 1 PAL制图像传感器应用电路11. 1. 2 通用图像传感器应用电路181. 1. 3 NTSC图像传感器应用电路641. 1. 4 图像传感器时序和同步产生电路1061. 1. 5 图像传感器串联驱动电路1501. 1. 6 图像传感器并联驱动电路1651 ...
嵌入式综合 一种片上系统复位电路的设计
设计了一种片上系统（SoC）复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态，采用多级D触发器进行滤波提升抗干扰能力，并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时，完成了可测性设计（DFT）。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90 ?滋s以下的外部干扰信号，并 ...
嵌入式综合 基于NIOS II 的SD卡读写控制设计
为了实现对嵌入式系统中大量数据存储的需求，提出了一种基于NIOS II的SD卡存储系统设计方案，并完成系统的软硬件设计。该存储系统使用SPI模式对SD卡进行读写访问，SPI时序由NIOS II的GPIO模拟产生。将本设计读取的SD卡的数据与WinHex软件读取的SD卡的数据进行比较表明两者结果一致，达到了设计要求。
...
嵌入式综合 nand_flash简明自学资料
有关nand flash的入门基础,内容包括一般的技术常识、基本操作指令和时序图讲解,有助于理解datasheet上跟编程操作有关的重点知识。
嵌入式综合 PCI桥接IP Core的VeriIog HDL实现
PCI总线是目前最为流行的一种局部性总线 通过对PCI总线一些典型功能的分析以及时序的阐述，利用VetilogHDL设计了一个将非PCI功能设备转接到PC1总线上的IP Core 同时，通过在ModeISim SE PLUS 6．0
上运行测试程序模块，得到了理想的仿真数据波形，从软件上证明了功能的实现。
...
嵌入式综合 低功耗设计(中科大教程)
 
功耗成为重要的设计约束
   以电池提供电源的便携式电子设备
高性能系统降低功率的要求
–高集成密度、高时钟频率、高运行速度
–为散热而增加的封装、冷却、风扇等成本
高功耗带来可靠性问题
–片上产生高温造成芯片失效
–硅互连 ...
嵌入式综合 AHB总线接口的一种新实现方案
针对标准AHB总线对具有特定访问时序的设备数据传输效率较低的情况，提出一种新的实现方案。利用AHB总线突发传输时的组合信息，根据某种算法生成地址和控制信号，以提高慢速设备的总线访问效率。
无线通信 2.4G有源卡方案加强版
重大消息:完美NRF24L01+的代替面世了,SI24R1,它与NORDIC 的 NRF24L01+是完全兼容的（SPI 的操作时序，寄存器定义，工作状态 图），可以相互通信，支持NRF24L01+的所有通信功能。Si24R 完全 PIN 对PIN 替换NORDIC 的NRF24L01+ ,只要在原来焊NRF24L01P 的 位置上焊上SI24R1，就可以正常通信，SI24R1 还可以与NRF24L01P 相互通 ...
无线通信 HC-SR04超声波测距模块
HC-SR04超声波测距模块,此文档介绍了HC-SR04超声波测距模块的时序图，实物图可以供大家浏览。
无线通信 CC430无线模块唤醒功能
本应用手册阐述了此方案的设计理念，RF1A寄存器，以及WOR功能的时序。同时详细介绍了CC430F613x和CC430F513x等子系列的特殊用例，并将其归档。通过在CC430F613x和CC430F513x子系列上使用WOR的应用实例，本应用手册给出结论。