搜索结果
找到约 1,477 项符合
时序约束 的查询结果
按分类筛选
数学计算 基于单纯形无约束方法的PID参数整定。在myfun.m中输入目标函数和控制对象的传递函数
基于单纯形无约束方法的PID参数整定。在myfun.m中输入目标函数和控制对象的传递函数，运行主函数即可得到阶跃响应曲线
VHDL/FPGA/Verilog 用Verilog直接完成倍频的算法,经过了quartus8.0的时序仿真
用Verilog直接完成倍频的算法,经过了quartus8.0的时序仿真
其他 实现 ASIC前端设计的典型约束脚本输入
实现 ASIC前端设计的典型约束脚本输入
VHDL/FPGA/Verilog 一部分简单时序逻辑电路的VHDL源代码
一部分简单时序逻辑电路的VHDL源代码，未包含状态机描述
VHDL/FPGA/Verilog 几个稍微深入的时序逻辑电路和状态机的VHDL代码
几个稍微深入的时序逻辑电路和状态机的VHDL代码
数值算法/人工智能 一本介绍约束优化方面的经典书籍。对于从事约束优化算法的研究很有帮助。
一本介绍约束优化方面的经典书籍。对于从事约束优化算法的研究很有帮助。
单片机开发 这是一个使用C8051F020单片机实现对时钟芯片SD2000E操作以及对单片机内部FLASH进行读写的例程。操作时钟时采用了模拟时序的方式而不是常规的中断方式。
这是一个使用C8051F020单片机实现对时钟芯片SD2000E操作以及对单片机内部FLASH进行读写的例程。操作时钟时采用了模拟时序的方式而不是常规的中断方式。
matlab例程 用于分析带约束问题的输出结果,加上约束的粒子群算法功能有很大改善
用于分析带约束问题的输出结果,加上约束的粒子群算法功能有很大改善
其他嵌入式/单片机内容 IC领域的时序图作图软件
IC领域的时序图作图软件，简单方便，英文版，无需注册，已经破解
VHDL/FPGA/Verilog 键盘鼠标的源码及约束（verilog）已用FPGA实现
键盘鼠标的源码及约束（verilog）已用FPGA实现