搜索结果
找到约 1,477 项符合
时序约束 的查询结果
按分类筛选
Java编程 这是以前做的一个项目 内有项目分析 时序图也有 是基于ssh框架的一个统计系统
这是以前做的一个项目 内有项目分析 时序图也有 是基于ssh框架的一个统计系统
matlab例程 求反求参数(无约束非线性优化方法)的matlab实现 无约束非线性优化算法-Powell法优化子程序 matlab广义最小二乘算法程序
求反求参数(无约束非线性优化方法)的matlab实现
无约束非线性优化算法-Powell法优化子程序
matlab广义最小二乘算法程序
微处理器开发 TI jtag时序芯片8990的详细讲解
TI jtag时序芯片8990的详细讲解,想学习的可以来
人工智能/神经网络 %程序名称:求解约束优化问题的改进粒子群优化算法 %程序功能:求解带各种约束条件的优化问题 %输入条件:各种初始条件
%程序名称:求解约束优化问题的改进粒子群优化算法
%程序功能:求解带各种约束条件的优化问题
%输入条件:各种初始条件,以及设定参数
%输出数值:最优解位置以及函数极小值
matlab例程 %--- 名称:带交叉因子的改进PSO算法 %------功能:求解多维无约束优化问题 %------特点:收敛性强
%--- 名称:带交叉因子的改进PSO算法
%------功能:求解多维无约束优化问题
%------特点:收敛性强,还可以加入变异算子
Delphi控件源码 用于无约束优化的鲍威尔优化方法
用于无约束优化的鲍威尔优化方法,
程序中参数解释如下://P:存放设计变量
//XI:存放两个线性无关的向量
//N:含有N各元素的一维实型数组,用于存储设计变量
//NP:整形变量,用于存储P与xi的维数
//FTOL:迭代精度
//FRET:输出参数,存放目标函数在找到的近似极小值点处的值
//ITER:迭代次数 ...
VHDL/FPGA/Verilog FSCQ1565RP J TAG驱动算法是MCU 以J TAG模式配置FPGA 的关 键。算法调用SVF 配置文件,解释其中的语法规范,生成严 格的TAP 总线时序,驱动MCU 的通用I/ O
FSCQ1565RP
J TAG驱动算法是MCU 以J TAG模式配置FPGA 的关
键。算法调用SVF 配置文件,解释其中的语法规范,生成严
格的TAP 总线时序,驱动MCU 的通用I/ O 管脚来完成对
FPGA 的配置。其中TAP 时序是算法设计和实现调试的一
个主要方面,时序关系[ 2 ]如图3 所示。 ...
VHDL/FPGA/Verilog Altera cyclone ep1c6对sram idt71系列的读写时序控制
Altera cyclone ep1c6对sram idt71系列的读写时序控制
VHDL/FPGA/Verilog 用VHDL描述的74ls163,模拟实现其时序逻辑功能
用VHDL描述的74ls163,模拟实现其时序逻辑功能