搜索结果

找到约 1,477 项符合 时序约束 的查询结果

VHDL/FPGA/Verilog 此程序用于视频采集过程中CPLD对时序的转换与组合代码

此程序用于视频采集过程中CPLD对时序的转换与组合代码,每两行采集一行,两列采集一列,减小数据量,同时能保证采集完整的一幅图像(输出OUT用于DSP或者单片机中断)
https://www.eeworm.com/dl/663/273428.html
下载: 177
查看: 1032

其他嵌入式/单片机内容 采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!

采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
https://www.eeworm.com/dl/687/273602.html
下载: 91
查看: 1072

其他嵌入式/单片机内容 verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!

verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!
https://www.eeworm.com/dl/687/273608.html
下载: 71
查看: 1112

书籍源码 鲍威尔法无约束优化程序

鲍威尔法无约束优化程序,程序用在vc6.00++环境用c语言编写绝对好用!
https://www.eeworm.com/dl/532/273950.html
下载: 161
查看: 1174

生物技术 使用基于约束的化学计量模型进行代谢通量可变性分析的例程

使用基于约束的化学计量模型进行代谢通量可变性分析的例程
https://www.eeworm.com/dl/670/274297.html
下载: 89
查看: 1125

生物技术 基于约束的化学计量模型

基于约束的化学计量模型,进行代谢流量线性优化的函数
https://www.eeworm.com/dl/670/274298.html
下载: 141
查看: 1062

VHDL/FPGA/Verilog werilog语言中关于 组合逻辑时序逻辑的表达

werilog语言中关于 组合逻辑时序逻辑的表达
https://www.eeworm.com/dl/663/274315.html
下载: 174
查看: 1058

嵌入式/单片机编程 80C51上电复位和复位延时的时序分析

80C51上电复位和复位延时的时序分析,很好的东东哟!
https://www.eeworm.com/dl/647/275797.html
下载: 84
查看: 1095

数学计算 DFP无约束情况下的

DFP无约束情况下的,0.618和一维搜索模块 没有写界面,可是核心已经实现,要实现界面该不难。
https://www.eeworm.com/dl/641/276269.html
下载: 119
查看: 1022

其他 无约束优化DFP&BFGS方法的C++实现

无约束优化DFP&BFGS方法的C++实现
https://www.eeworm.com/dl/534/276862.html
下载: 74
查看: 1029