搜索：时序仿真

找到约 10,000 项符合「时序仿真」的查询结果

结果 10,000
热门搜索： STM32 FPGA PCB设计 电路图 51单片机 嵌入式 Arduino MATLAB Verilog Python
相关度 上传时间 下载量 查看数
共 10,000 条结果
按分类筛选
显示更多分类
https://www.eeworm.com/dl/517755.html 经验

VIVADO集成开发环境时序约束

本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。 Vivado软件相比于ISE的一大转变就是约束文件，ISE软件支持的是UCF(User Constraints File)，而Vivado软件转换到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(Synopsys Design Constraints)标准，另外集成了Xilin ...
下载 1
·
查看 307
https://www.eeworm.com/dl/854074.html 技术资料

FPGA 时序图 visio相关组件

FPGA工程师经常需要画时序图，而visio是为人熟知的绘图软件，这里制作了画FPGA时序图所需的相关组件，帮助绘图
下载 3
·
查看 7475
https://www.eeworm.com/dl/861459.html 技术资料

CCD时序驱动电路设计

该文档为CCD时序驱动电路设计介绍，是一份比较不错的参考资料，可以看看。
下载 6
·
查看 538
https://www.eeworm.com/dl/862520.html 技术资料

Quartus-II时序优化策略

该文档介绍了Quartus-II时序优化策略，不错的参考文档
下载 6
·
查看 1791
https://www.eeworm.com/dl/863837.html 技术资料

DDR2-SDRAM操作时序

该文档详细介绍了DDR2-SDRAM芯片的操作时序，具有很好的参考价值
下载 9
·
查看 5490
https://www.eeworm.com/dl/871067.html 技术资料

Altera官方时序约束教程PPT

Altera官方Timequest时序约束教程，很全，很详细。。。
下载 7
·
查看 9238
https://www.eeworm.com/dl/879472.html 技术资料

DDR2 SDRAM操作时序

DDR2内存的时序、规范、设计以及操作方式
下载 4
·
查看 7820
https://www.eeworm.com/dl/904708.html 技术资料

FPGA设计环境中加时序约束

FPGA设计尤其高速设计中需要注意的时序约束问题
下载 8
·
查看 5832
https://www.eeworm.com/dl/916566.html 技术资料

Cadence高速PCB的时序分析

Cadence高速PCB的时序分析：列位看观，在上一次的连载中，我们介绍了什么是时序电路，时序分析的两种分类（同步和异步），并讲述了一些关于SDRAM 的基本概念。这一次的连载中，我们将介绍什么是定时
下载 10
·
查看 7225
https://www.eeworm.com/dl/920494.html 技术资料

经典系统时序基础理论

对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留 给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整地传送 到接收端，就必须进行精确的时序计算和分析。同时，时序和信号完整性也是密不可分的，良好的 信号质量是确保稳定的时 ...
下载 9
·
查看 8952