搜索：时域时钟 - 虫虫下载站

教程资料  基于FPGA的新型数据位同步时钟提取(CDR)实现方法

基于FPGA的新型数据位同步时钟提取(CDR)实现方法

https://www.eeworm.com/dl/fpga/doc/18408.html

下载: 145

查看: 1254

教程资料  FPGA的时钟详细讲解

FPGA的时钟详细讲解，可以让你更加熟悉的了解FPGA的时钟设计。

https://www.eeworm.com/dl/fpga/doc/18428.html

下载: 76

查看: 1047

教程资料  FPGA时钟分析

FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．

https://www.eeworm.com/dl/fpga/doc/18456.html

下载: 80

查看: 1054

教程资料  FPGA 数字电路时序时延路径建立时间保持时间

关键词：FPGA 数字电路时序时延路径建立时间保持时间

https://www.eeworm.com/dl/fpga/doc/18519.html

下载: 29

查看: 1062

教程资料  CPLD/FPGA设计中的时钟应用讲解及其实例

CPLD/FPGA设计中的时钟应用讲解及其实例

https://www.eeworm.com/dl/fpga/doc/18566.html

下载: 60

查看: 1078

教程资料  FPGA和CPLD设计时的经验

FPGA和CPLD设计时的经验和大家一共分享，开发FPGA时很好的资料

https://www.eeworm.com/dl/fpga/doc/18594.html

下载: 91

查看: 1058

教程资料  采用MaxPlusII写的一个小时钟程序

采用MaxPlusII写的一个小时钟程序，也是供初学参考。呵呵。注///版主，开发环境里面没有MaxPlusII.

https://www.eeworm.com/dl/Protel/doc/18610.html

下载: 86

查看: 1056

教程资料  大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法

大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法

https://www.eeworm.com/dl/fpga/doc/18690.html

下载: 190

查看: 1112

教程资料  FPGA和PC机之间串行通信对输出正弦波频率的控制

1、利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、输出波形要求：在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz；在输入时钟频率为4MHz时，输出正弦波分辨率达到2 ...

https://www.eeworm.com/dl/fpga/doc/18794.html

下载: 53

查看: 1074

教程资料  C语言编写的时钟程序在VC中可实现的源代码

C语言编写的时钟程序在VC中可实现的源代码

https://www.eeworm.com/dl/Protel/doc/18918.html

下载: 88

查看: 1119

搜索结果

按分类筛选