搜索结果

找到约 15,382 项符合 时域时钟 的查询结果

学术论文 基于FPGA控制的高速数据采集系统设计与实现.rar

数据采集系统是信号与信息处理系统中不可缺少的重要组成部分,同时也是软件无线电系统中的核心模块,在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求,并充分体现在高性能FPGA平台上设计SOC系统的思路,本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI ...
https://www.eeworm.com/dl/514/9433.html
下载: 88
查看: 1187

学术论文 JPEG2000中小波变换的FPGA实现.rar

JPEG 2000是为适应不断发展的图像压缩应用而出现的新的静止图像压缩标准,小波变换是JEPG 2000核心算法之一。小波变换是一种可达到时(空)域或频率域局部化的时频域或空频域分析方法,其多尺度分解特性符合人类的视觉机制,更加适用于图像信息的处理。提升小波变换是一类不采用傅立叶变换做为主要分析工具的小波变换新方法, ...
https://www.eeworm.com/dl/514/9467.html
下载: 80
查看: 1181

单片机编程 DS1302时钟DS18B20.rar

单片机的时钟、温度显示系统,内包含电路图,源程序、及利用PROTEUS做的仿真。
https://www.eeworm.com/dl/502/9500.html
下载: 21
查看: 1072

C/C++语言编程 ds1302时钟C程序.rar

ds1302实时时钟C程序。已经测试成功···
https://www.eeworm.com/dl/503/9636.html
下载: 166
查看: 1215

学术论文 基于FPGA的变频调速控制系统设计与实现.rar

如今电力电子电路的控制旨在实现高频开关的计算机控制,并向着更高频率、更低损耗和全数字化的方向发展。现场可编程门阵列器件(Field Programmable Gate Arrays)是近年来崭露头角的一类新型集成电路,它具有简洁、经济、高速度、低功耗等优势,又具有全集成化、适用性强,便于开发和维护(升级)等显著优点。与单片机和DSP相 ...
https://www.eeworm.com/dl/514/9688.html
下载: 150
查看: 1066

学术论文 图像缩放算法研究及其FPGA实现.rar

图像缩放在图像处理领域中,发挥着重要作用。图像的分辨率调整和格式变换,都需要用到图像缩放技术。随着多媒体技术和大规模集成电路的发展,利用硬件实现视频图像无级缩放已成为图像处理研究的一个重要课题。 图像缩放通常由插值算法实现。传统的插值算法由于实现原理的局限性,在缩放时容易引起边缘锯齿或细节模糊现象。 ...
https://www.eeworm.com/dl/514/9707.html
下载: 126
查看: 1083

单片机编程 51单片机时钟+秒表程序

51单片机时钟才程序,1602液晶显示,外加秒表功能,可以显示年月日,星期。。。
https://www.eeworm.com/dl/502/9952.html
下载: 168
查看: 1171

学术论文 二维DCT/IDCT处理核的FPGA设计与实现

离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛,至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大,软件实现往往难以满足实时处理的要求,因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8 ...
https://www.eeworm.com/dl/514/9975.html
下载: 170
查看: 1144

学术论文 RS编译码器的设计与FPGA实现

Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的BM算法,针对改进后的BM算法提出了一种流水线结构的译码器实现方 ...
https://www.eeworm.com/dl/514/9979.html
下载: 186
查看: 1097

学术论文 RS(255,223)译码器的FPGA实现及其性能测试

  本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用,最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,2 ...
https://www.eeworm.com/dl/514/9996.html
下载: 124
查看: 1112