搜索结果
找到约 15,382 项符合
时域时钟 的查询结果
按分类筛选
VHDL/FPGA/Verilog 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能
数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能，还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图所示结构的数字钟，该数字钟包括校时模块、月份天数处理模块、时分秒计时模块、年月日模块和输出选择模块。在本 ...
DSP编程 利用DSP EV模块实现1ms延时程序
利用DSP EV模块实现1ms延时程序，需根据具体使用时钟频率
书籍源码 时频工具箱中计算群延迟的函数
时频工具箱中计算群延迟的函数，语法格式：［gd,fnorm]=sgrpdlay(x),x是时域信号，fnorm返回频率坐标,gd返回估计出群延迟的输出向量．
嵌入式/单片机编程 基于时钟芯片DSC12C887的实时时钟系统
基于时钟芯片DSC12C887的实时时钟系统，显示年月日，时分秒
其他嵌入式/单片机内容 RTC8025时钟芯片驱动
RTC8025时钟芯片驱动，可进行至阳历的下二位数和年月日星期时分秒为止的数据设定/计时/读取
阳历的下二位数为4 的倍数时可自动识别闰年且自动判别至2099 年
VHDL/FPGA/Verilog 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能
数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能，还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图１所示结构的数字钟，该数字钟包括校时模块、时分秒计时模块、年月日模块、和输出选择模块。 ...
VHDL/FPGA/Verilog 是用VHDL编写的电子时钟
是用VHDL编写的电子时钟，用两个键控制，在选中调节时，该位还闪烁。
文章/文档 该数字闹钟包括以下几个组成部分: (1) 显示屏,由6个七段数码管组成,用于显示当前时间(时 分 秒)或设置的闹钟时间 (2) KEY键:用于输入新的时间或新的闹钟时间时,对每位输入数字的确认 (3)
该数字闹钟包括以下几个组成部分: (1) 显示屏,由6个七段数码管组成,用于显示当前时间(时 分 秒)或设置的闹钟时间 (2) KEY键:用于输入新的时间或新的闹钟时间时,对每位输入数字的确认 (3) TIME(时间)键,用于确定新的时间设置 (4) ALARM(闹钟)键,用于确定新的闹钟时间设置,或显示已设置的闹钟时间 (5) 扬声器,在当前时钟时间 ...
系统设计方案 本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片
本秒表计时器用于体育竞赛及各种要求有较精确时的各领域。此计时器是用一块专用的芯片，用VHDL语言描述的。它除开关、时钟和显示功能以外，它还包括1/100s计时器所有的控制和定时功能，其体积小，携带方便。
单片机开发 时钟芯片DS12C887驱动程序
时钟芯片DS12C887驱动程序，可显示年、月、日、周、时、秒，自带内部电池