搜索结果
找到约 11,189 项符合
断电延时 的查询结果
学术论文 FPGA布线算法的研究
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶 ...
学术论文 卷积Turbo码编译码器FPGA实现
卷积Turbo码因其优异的纠错性能越来越受人门的关注，而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准，以低时延、高吞吐量、支持高时钟频率、参数可配置为目标，对卷积Turbo码编码器和译码器的FPG... ...
学术论文 G.723.1双速率语音编解码算法的DSP实现
·摘要：  在介绍了G.723.1双速率编解码算法标准,LSI Logicc公司的DSP芯片LSI403LP的特性以及对G.723.1标准的C源代码进行深入分析的基础上,对标准中的双速率语音编解码算法进行了优化,并且在LSI403LP上进行了实现,结果表明可以得到较低的算法时延和极高的语音音质.   ...
C/C++语言编程 基于单片机的秒,分,时可调时钟的设计
基于单片机的秒,分,时可调时钟的设计相关程序
。有关始终的设计请进入http://www.21ic.com/app/ce/201209/141515.htm
教程资料 讲解了在FPGA中时序设计时应该注意的问题
讲解了在FPGA中时序设计时应该注意的问题，并分享了设计经验
教程资料 FPGA显示时、分、秒源代码
可以显示时、分、秒，可以设置时间，精度要求0.001s ，允许电压： 3.3V\r\n
教程资料 VHDL设计的经验-编写VHDL代码时避免不应有的错误
VHDL设计的经验，高人手记，让你在编写VHDL代码时避免不应用的错误和修改错误。
教程资料 一个很好的对不同FPGA时芯片的选择资料
一个很好的对不同FPGA时芯片的选择资料,对你的设计很有帮助
教程资料 附件中资料时模拟时钟方面的信息
附件中资料时模拟时钟方面的信息，可用单片机仿真软件仿真。
教程资料 FPGA输出数据的时频域分析GUI界面
FPGA输出数据的时频域分析GUI界面，\r\n可观察信号的时域频域波形，星座图眼图等特性