搜索结果

找到约 28,394 项符合 文件描述 的查询结果

按分类筛选

显示更多分类

教程资料 < FPGA数字电子系统设计与开发实例导航> 一书的代码

&lt; FPGA数字电子系统设计与开发实例导航&gt; 一书的代码,FPGA数字电子系统设计与开发实例导航,用硬件描述语言编写的,I2C,UART,USB,VGA,CAN-BUS,网络等等的书籍配套原代码。。。。\r\n使用方法:\r\n1.拷贝到硬盘。\r\n2.用ISE创建项目,分别加入各个代码文件,即可。 ...
https://www.eeworm.com/dl/fpga/doc/18515.html
下载: 136
查看: 1118

教程资料 本压缩文件包含:使用VHDL来实现对LED的静态显示

本压缩文件包含:使用VHDL来实现对LED的静态显示,实现对LED的动态显示。
https://www.eeworm.com/dl/fpga/doc/18526.html
下载: 72
查看: 1057

教程资料 是关于FPGA/URT原理的一个详细描述

是关于FPGA/URT原理的一个详细描述.而且里面还有DDAIII实验箱的URT驱动实现.
https://www.eeworm.com/dl/fpga/doc/18621.html
下载: 160
查看: 1044

教程资料 这是一个用MAX+PLUSII开发FPGA(1K30器件)开发的李沙育图形发生器(硬件描述语言部分)

这是一个用MAX+PLUSII开发FPGA(1K30器件)开发的李沙育图形发生器(硬件描述语言部分)。
https://www.eeworm.com/dl/fpga/doc/18649.html
下载: 194
查看: 1064

教程资料 CADENCE pcblayout 完成后进行输出工厂加工厂文件

CADENCE pcblayout 完成后进行输出工厂加工厂文件。有详细步骤。
https://www.eeworm.com/dl/cadence/doc/18671.html
下载: 38
查看: 1055

教程资料 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述

数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述,集成在一个模块中,提供VHDL源程序供大家学习和讨论。\r\n
https://www.eeworm.com/dl/fpga/doc/18672.html
下载: 85
查看: 1208

教程资料 CPLD数字电路设计硬件描述语言一例

CPLD数字电路设计硬件描述语言一例+一本经典教材,入门专用
https://www.eeworm.com/dl/Protel/doc/18684.html
下载: 155
查看: 1053

教程资料 大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法

大型设计中FPGA的多时钟设计策略,很详细的描述了在FPGA设计中时钟设计的方法
https://www.eeworm.com/dl/fpga/doc/18690.html
下载: 190
查看: 1112

教程资料 关于CADENCE文件配置

关于CADENCE文件配置,共有四个部分。
https://www.eeworm.com/dl/cadence/doc/18749.html
下载: 78
查看: 1049

教程资料 该工程文件实现ARM系统中CPLD的逻辑工作

该工程文件实现ARM系统中CPLD的逻辑工作,起到外围资源的逻辑地址译码功能
https://www.eeworm.com/dl/Protel/doc/18754.html
下载: 75
查看: 1059