搜索结果
找到约 19,451 项符合
数码管显示 的查询结果
按分类筛选
- 全部分类
- 单片机开发 (860)
- 单片机编程 (155)
- 汇编语言 (143)
- VHDL/FPGA/Verilog (106)
- 嵌入式/单片机编程 (86)
- 技术资料 (85)
- VIP专区 (64)
- 其他 (57)
- 其他嵌入式/单片机内容 (48)
- 微处理器开发 (36)
- 源码 (15)
- 系统设计方案 (13)
- DSP编程 (11)
- 学术论文 (9)
- 文件格式 (9)
- C/C++语言编程 (8)
- 文章/文档 (8)
- 软件设计/软件工程 (7)
- 压缩解压 (6)
- 其他书籍 (6)
- 书籍源码 (6)
- 技术教程 (5)
- 教程资料 (5)
- 串口编程 (5)
- SCSI/ASPI (5)
- 通讯编程文档 (5)
- 设计相关 (4)
- 教程资料 (4)
- 驱动编程 (4)
- 中间件编程 (4)
- 嵌入式Linux (4)
- 可编程逻辑 (3)
- uCOS (3)
- Linux/Unix编程 (3)
- Windows CE (3)
- 数学计算 (3)
- 应用设计 (3)
- 其他 (3)
- LED驱动及控制 (2)
- 行业应用文档 (2)
- 单片机相关 (2)
- 嵌入式综合 (2)
- 开发工具 (2)
- 实用工具 (2)
- 测试测量 (2)
- 编译器/解释器 (2)
- VC书籍 (2)
- 电子技术 (2)
- 仿真技术 (2)
- 单片机 (2)
- PCB图/BOM单/原理图 (2)
- 电路图 (2)
- 软件 (2)
- 手册 (2)
- 汇编编程 (1)
- 驱动程序 (1)
- 工业控制 (1)
- 其他文档 (1)
- 教程资料 (1)
- 技术书籍 (1)
- 模拟电子 (1)
- 电源技术 (1)
- 接口技术 (1)
- *行业应用 (1)
- 源码/资料 (1)
- Delphi控件源码 (1)
- 家庭/个人应用 (1)
- 并行计算 (1)
- 交通/航空行业 (1)
- 教育系统应用 (1)
- 其他数据库 (1)
- JavaScript (1)
- 操作系统开发 (1)
- 其他行业 (1)
- 电子书籍 (1)
- 加密解密 (1)
- 软件工程 (1)
- VHDL/Verilog/EDA源码 (1)
- 教程 (1)
- 论文 (1)
- 笔记 (1)
- 开发板 (1)
- 经验 (1)
VHDL/FPGA/Verilog Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现
Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现
嵌入式/单片机编程 基于数码管的四位动态同步显示
基于数码管的四位动态同步显示,内有asm程序、原理图
书籍源码 四位数码管顺序显示1-9999.每秒钟刷新一次
四位数码管顺序显示1-9999.每秒钟刷新一次
VHDL/FPGA/Verilog 用VHDL描述一个让6个数码管同时显示的控制器
用VHDL描述一个让6个数码管同时显示的控制器,同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上,输入时钟调节频率,使得能够观察到稳定显示的6个数字。可异步复位
软件设计/软件工程 用keil写89c51的显示数码管的程序
用keil写89c51的显示数码管的程序,比较简单,有注释,适合初学者
单片机开发 使用台湾普诚pt6961驱动数码管和按键,显示ds1302的源码,详细的6961驱动代码
使用台湾普诚pt6961驱动数码管和按键,显示ds1302的源码,详细的6961驱动代码
单片机开发 选择RAO做为模拟输入通道; 连续转换4次再求平均值做为转换结果 最后结构只取低8位 结果送数码管的低3位显示 硬件要求:拨码开关S14第2位置ON
选择RAO做为模拟输入通道;
连续转换4次再求平均值做为转换结果
最后结构只取低8位
结果送数码管的低3位显示
硬件要求:拨码开关S14第2位置ON,第1位置OFF
拨码开关S6全部置ON,S5第4-6位置ON,第1-3位置OFF
为不影响结果,其他拨码开关置OFF。 ...
单片机开发 1.走时,六位LED7段数码管接24小时制显示时钟。 2.一个按键实现选曲(2~3首歌)
1.走时,六位LED7段数码管接24小时制显示时钟。
2.一个按键实现选曲(2~3首歌),并且要将所选的曲号通过显示器显示出来。
3.一个按键用来实现播放,播放结束后正常显示时钟,一个按键用来实现停止。
4.通过单片机的P1口的某个输出口驱动喇叭发出不同音节的声音。 ...
VHDL/FPGA/Verilog 米字型数码管的编码方法。自动循环显示至少四个以上单词。
米字型数码管的编码方法。自动循环显示至少四个以上单词。
VHDL/FPGA/Verilog 基于北京革新公司出品的EDA实验工具箱的数模转换程序。该程序将输入的5V信号从01至FF量化并通过2位数码管进行显示。量化精度为0.1v。编译环境为quartusll.5.1版本。fpga芯片为EP1
基于北京革新公司出品的EDA实验工具箱的数模转换程序。该程序将输入的5V信号从01至FF量化并通过2位数码管进行显示。量化精度为0.1v。编译环境为quartusll.5.1版本。fpga芯片为EP18CQ240C6