搜索结果

找到约 33,605 项符合 数据信号 的查询结果
相关度 上传时间 下载量 查看数
共 33,605 条结果

按分类筛选

显示更多分类

单片机开发 7705驱动程序图3-2 AD7705电路 AD7705的串行数据接口包括5个信号

7705驱动程序图3-2 AD7705电路 AD7705的串行数据接口包括5个信号，其中片选输入CS、串行时钟输入 SCLK、数据输入DIN、转换数据输出口D0UT用于传输数据，状态信号DRDY输出用于指示什么时候输出数据寄存器的数据准备就绪，可以读取。当DRDY为低电平时．转换数据可用；当为高电平时，输出寄存器正在更新数据，不能读取数据。 ...
https://www.eeworm.com/dl/648/427339.html
下载: 166
查看: 1082

嵌入式/单片机编程 模拟信号数据采集PCB和原理图

模拟信号数据采集PCB和原理图，上传上来看看哈。
https://www.eeworm.com/dl/647/438381.html
下载: 62
查看: 1028

单片机开发 本源码是基于CPLD的40路数字信号采集采集一组数据提交单片机处理并受单片机控制

本源码是基于CPLD的40路数字信号采集采集一组数据提交单片机处理并受单片机控制
https://www.eeworm.com/dl/648/446897.html
下载: 171
查看: 1039

VHDL/FPGA/Verilog 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性

数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。 ...
https://www.eeworm.com/dl/663/452428.html
下载: 146
查看: 1183

单片机开发 利用KF1208进行语音录放1. 按键配置: IOA8 : 录音 IOA9 : 停止 IOA10: 播放 2. 使用IOA0~IOA7作为数据IO 0~7,IOB0~IOB5 作为控制信号线

利用KF1208进行语音录放1. 按键配置: IOA8 : 录音 IOA9 : 停止 IOA10: 播放 2. 使用IOA0~IOA7作为数据IO 0~7,IOB0~IOB5 作为控制信号线
https://www.eeworm.com/dl/648/459181.html
下载: 22
查看: 1313

其他书籍 基于数字信号处理的电能计量芯片,有测量正向和负向有功功率的功能。它可以通过选择采用绝对值或代数和相加之一的方式来计量有功功率和。CF输出以较高频率的脉冲,用于校验和计算机数据处理

基于数字信号处理的电能计量芯片,有测量正向和负向有功功率的功能。它可以通过选择采用绝对值或代数和相加之一的方式来计量有功功率和。CF输出以较高频率的脉冲,用于校验和计算机数据处理，F1和F2输出较低频率的脉冲用于驱动脉冲电机，间接驱动机械字轮计度器计算功率,记录用电量。 ...
https://www.eeworm.com/dl/542/459882.html
下载: 163
查看: 1077

其他书籍 基于数字信号处理的电能计量芯片,有测量正向和负向有功功率的功能。它可以通过选择采用绝对值或代数和相加之一的方式来计量有功功率和。CF输出以较高频率的脉冲,用于校验和计算机数据处理

基于数字信号处理的电能计量芯片,有测量正向和负向有功功率的功能。它可以通过选择采用绝对值或代数和相加之一的方式来计量有功功率和。CF输出以较高频率的脉冲,用于校验和计算机数据处理，F1和F2输出较低频率的脉冲用于驱动脉冲电机，间接驱动机械字轮计度器计算功率,记录用电量。 ...
https://www.eeworm.com/dl/542/459891.html
下载: 95
查看: 1254

汇编语言 DF无线数据收发模块常用于无线遥控系统、生物信号采集、水文气象监控、机器人控制等无线数据传输领域

DF无线数据收发模块常用于无线遥控系统、生物信号采集、水文气象监控、机器人控制等无线数据传输领域，可用于发射接收简单数据，制作简单经济
https://www.eeworm.com/dl/644/462237.html
下载: 175
查看: 1068

matlab例程 对信号进行四级小波包分解重构的源程序。将要分解的数据文件存放在E: a.wav

对信号进行四级小波包分解重构的源程序。将要分解的数据文件存放在E:\ta.wav
https://www.eeworm.com/dl/665/463349.html
下载: 52
查看: 1121

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF
https://www.eeworm.com/dl/663/469231.html
下载: 46
查看: 1099