搜索：数字频率计的设计与制作

VHDL/FPGA/Verilog 基于FPGA的频率计模块设计

基于FPGA的频率计模块设计，带quartus下的图形文件

https://www.eeworm.com/dl/663/430789.html

下载: 171

查看: 1080

VHDL/FPGA/Verilog 基于FPGA的自适应数字频率计

基于FPGA的自适应数字频率计，测量范围1Hz-99.9MHz

https://www.eeworm.com/dl/663/442527.html

下载: 144

查看: 1068

VHDL/FPGA/Verilog 此示例是8051核加频率计的联合设计,带有8051IP核资料

此示例是8051核加频率计的联合设计,带有8051IP核资料

https://www.eeworm.com/dl/663/451632.html

下载: 161

查看: 1022

VHDL/FPGA/Verilog 数字频率计毕业论文不是自己做的。。哈哈

数字频率计毕业论文不是自己做的。。哈哈

https://www.eeworm.com/dl/663/451671.html

下载: 107

查看: 1040

VHDL/FPGA/Verilog 基于AVR的数字频率计

基于AVR的数字频率计，使用LCD1602做显示。刷新速度1S，含电路图

https://www.eeworm.com/dl/663/452933.html

下载: 95

查看: 1122

VHDL/FPGA/Verilog 一个简易的数字频率计

一个简易的数字频率计，可以对一个输入的信号频率进行测量并显示输出，适合VHDL的初学者

https://www.eeworm.com/dl/663/458327.html

下载: 131

查看: 1032

单片机开发  用单片机制作的一种高精度数控直流电流源的设计与实现

用单片机制作的一种高精度数控直流电流源的设计与实现

https://www.eeworm.com/dl/648/465910.html

下载: 58

查看: 1095

系统设计方案  .电子密码锁设计与制作.密码锁的整体设计。需要的可以拿去参考

.电子密码锁设计与制作.密码锁的整体设计。需要的可以拿去参考

https://www.eeworm.com/dl/678/466576.html

下载: 130

查看: 1080

VHDL/FPGA/Verilog 基于Quartus II的8位十六进制频率计的项目设计

基于Quartus II的8位十六进制频率计的项目设计，包含了项目文件和VHDL源代码

https://www.eeworm.com/dl/663/466976.html

下载: 167

查看: 1122

VHDL/FPGA/Verilog 四位十进制数字频率计：测量范围：1Hz～10kHz；显示时间不少于1S；具有记忆显示的功能

四位十进制数字频率计：测量范围：1Hz～10kHz；显示时间不少于1S；具有记忆显示的功能，即在测量过程中刷新数据，等结束后才显示测量结果，给出待测信号的频率值，并保存到下一次测量结束。

https://www.eeworm.com/dl/663/467709.html

下载: 178

查看: 1192

搜索结果

按分类筛选