搜索结果
找到约 328,685 项符合
数字频率计的设计与制作 的查询结果
VHDL/FPGA/Verilog 基于FPGA的数字频率计的设计
基于FPGA的数字频率计的设计，可测量从1hz到10000hz，误差在1hz以内，是EDA课程学习很好的实例。
VHDL/FPGA/Verilog 基于FPGA的直接数字频率合成器的设计与实现.
基于FPGA的直接数字频率合成器的设计与实现.
VHDL/FPGA/Verilog 基于高速串行BCD 码除法的数字频率计的设计
基于高速串行BCD 码除法的数字频率计的设计
VHDL/FPGA/Verilog 这是我课程设计做的数字频率计的设计
这是我课程设计做的数字频率计的设计，不知道会不会太简单或者重复了。
单片机开发 数字电压表的设计与制作
数字电压表的设计与制作，基于单片机的汇编原代码
文章/文档 EDA基于VHDL语言的数字频率计的设计及其仿真
EDA基于VHDL语言的数字频率计的设计及其仿真
系统设计方案 数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数
数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数，这就要求由分频器产生标准闸门时间信号，计数器记录脉冲个数，由控制器对闸门信号进行选择，并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。 ...
汇编语言 此为等精度数字频率计的设计
此为等精度数字频率计的设计，用单片机汇编语言和VHDL语言实现准确的频率采集功能。
VHDL/FPGA/Verilog 基于vhdl 的数字频率计的设计源程序及工程文件
基于vhdl 的数字频率计的设计源程序及工程文件，已在实验箱上实现