搜索结果
找到约 14,308 项符合
数字频率合成 的查询结果
按分类筛选
可编程逻辑 基于FPGA的多路视频合成系统的设计
摘 要：研究一种基于FPGA的多路视频合成系统。系统接收16路ITU656格式的视频数据，按照画面分割的要求对视频数据流进行有效抽取和帧合成处理，经过视频编码芯片转换成模拟信号输出到显示器，以全屏或多窗口模式显示多路视频画面。系统利用FPGA的高速并行处理能力的优势，应用灵活的的多路视频信号的合成技术和数字图 ...
可编程逻辑 PCB布线设计-模拟和数字布线的异同
PCB布线设计－模拟和数字布线的异同工程领域中的数字设计人员和数字电路板设计专家在不断增加，这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展，但仍然存在，而且还会一直存在一部分与 模拟 或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处，但要获得更好的工程领域中的数字设 ...
可编程逻辑 数字地模拟地的布线规则
数字地模拟地的布线规则,如何降低数字信号和模拟信号间的相互干扰呢？在设计之前必须了解电磁兼容(EMC)的两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参考面。相反，如果系统存在两个参考面，就可能形成一个偶极天线(注：小型偶极天线的辐射大小与线的长度、流过的电流大小以及频率成 ...
测试测量 基于GPS的恒温晶振频率校准系统的设计与实现
针对目前广泛对高精度频率源的需求，利用FPGA设计一种恒温晶振频率校准系统。系统以GPS接收机提供的秒脉冲信号为基准源，通过结合高精度恒温晶振短期稳定度高与GPS长期稳定特性好、跟踪保持特性强的优点，设计数字锁相环调控恒温晶振的频率。详细阐述系统的设计原理及方法，测试结果表明，恒温晶振的频率可快速被校准到10 M ...
VHDL/FPGA/Verilog 在数字电路中
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号时非常重要的。
DSP编程 1.利用Matlab进行产生频率为1000Hz和6000Hz的正弦信号
1.利用Matlab进行产生频率为1000Hz和6000Hz的正弦信号，利用FDATOOL设计FIR滤波器(fs=16000Hz)，以滤波6000Hz分量，并利用SPTOOL工具对信号滤波进行仿真与验证。
2.从MIC端口(J5)输入频率为1000Hz和6000Hz正弦信号的叠加信号，编写实时FIR滤波程序，选择合适的滤波器参数，滤除6000Hz的频率分量，利用示波器在SPEAKER端口(J ...
电子书籍 介绍了各种数字图像处理的算法分析及编程实现技术。全书由12章和一个附录组成。主要内容包括：位图基础、图像的显示、图像的几何变换、图像灰度变换、图像的平滑处理、图像锐化处理及边缘检测、图像分割及测量、图
介绍了各种数字图像处理的算法分析及编程实现技术。全书由12章和一个附录组成。主要内容包括：位图基础、图像的显示、图像的几何变换、图像灰度变换、图像的平滑处理、图像锐化处理及边缘检测、图像分割及测量、图像的形态学处理、图像的变换域处理及应用、图像的合成、24位彩色图像的处理、JPEG图像的压缩编码。 ...
人物传记/成功经验 模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下
模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚V ...
数学计算 唐向宏 编著《数字信号处理》教程书稿word版
唐向宏 编著《数字信号处理》教程书稿word版，第2章 离散系统的频率分析与系统结构