搜索结果

找到约 12,082 项符合 数字锁 的查询结果

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF ...
https://www.eeworm.com/dl/663/137276.html
下载: 122
查看: 1094

matlab例程 数字锁相环DPLL实例程序

数字锁相环DPLL实例程序,帮助理解PLL的结构和详细原理
https://www.eeworm.com/dl/665/140124.html
下载: 132
查看: 1110

电子书籍 数字锁相环DPLL源程序

数字锁相环DPLL源程序,用cpld编写,展开后文件比较多,大家请耐心使用。谢谢,多多支持
https://www.eeworm.com/dl/cadence/ebook/141587.html
下载: 20
查看: 1067

其他嵌入式/单片机内容 用verilog语言编写的全数字锁相环的源代码,基于fpga平台

用verilog语言编写的全数字锁相环的源代码,基于fpga平台
https://www.eeworm.com/dl/687/163816.html
下载: 133
查看: 1148

系统设计方案 数字锁相环程序

数字锁相环程序,适合于FM、AM开发 数字锁相环程序,适合于FM、AM开发
https://www.eeworm.com/dl/678/166378.html
下载: 84
查看: 1073

操作系统开发 关于数字锁相环的使用

关于数字锁相环的使用,结合FM,AM的使用来说明
https://www.eeworm.com/dl/531/166389.html
下载: 174
查看: 1050

软件设计/软件工程 全数字锁相环VHDL描述并实现功能仿真

全数字锁相环VHDL描述并实现功能仿真,另附有图形说明
https://www.eeworm.com/dl/684/174048.html
下载: 187
查看: 1026

邮电通讯系统 直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.

直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.
https://www.eeworm.com/dl/690/176497.html
下载: 26
查看: 1130

通讯/手机编程 一种改进的全数字锁相环设计 一种改进的全数字锁相环设计

一种改进的全数字锁相环设计 一种改进的全数字锁相环设计
https://www.eeworm.com/dl/527/185009.html
下载: 119
查看: 1052

VHDL/FPGA/Verilog 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。

比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
https://www.eeworm.com/dl/663/186678.html
下载: 162
查看: 1045