搜索：数字锁 - 虫虫下载站

电子书籍  用数字锁相环电路实现高精度宽范围频率控制.pdf

锁相技术相关专辑 38册 209M用数字锁相环电路实现高精度宽范围频率控制.pdf

https://www.eeworm.com/dl/503102.html

下载: 42

查看: 3494

技术资料  数字锁-电子密码锁的设计

数字锁即电子密码锁.适合新手学习参考

https://www.eeworm.com/dl/832707.html

下载: 6

查看: 5051

技术资料  基于FPGA的数字锁相环的研究与实现

该文档为基于FPGA的数字锁相环的研究与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

https://www.eeworm.com/dl/833124.html

下载: 4

查看: 3465

技术资料  基于DSP Builder的带宽自适应全数字锁相环的设计与实现

该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

https://www.eeworm.com/dl/833324.html

下载: 7

查看: 4768

技术资料  采用用verilog语言编写的全数字锁相环的源代码

采用用verilog语言编写的全数字锁相环的源代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

https://www.eeworm.com/dl/834319.html

下载: 6

查看: 1442

技术资料  全数字锁相环原程序

很好的全数字锁相环源程序，大家有需要的可以看看

https://www.eeworm.com/dl/840195.html

下载: 2

查看: 4759

学术论文  应用于十万门FPGA的全数字锁相环设计

在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。为了消除FPGA芯片内的时钟延时， ...

https://www.eeworm.com/dl/514/13062.html

下载: 96

查看: 1064

学术论文  基于FPGA的全数字锁相环的设计

随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一... ...

https://www.eeworm.com/dl/514/13358.html

下载: 118

查看: 1047

学术论文  基于全数字控制的有源滤波器的软件设计.rar

随着非线性负载在电网应用中的不断增加，给电网造成的谐波污染日益严重，已成为影响电能质量的重要因素之一。与无源滤波器相比，有源滤波器具有滤波特性好，受电网阻抗影响小，可同时补偿谐波和无功等优点，所以，有源电力滤波装置作为一项有效措施，被广泛地研究和应用。本文首先介绍了谐波产生及其严重的危害性，综述了 ...

https://www.eeworm.com/dl/514/8069.html

下载: 92

查看: 1094

技术书籍  数字逻辑电路的ASIC设计.pdf.rar

书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书作者:（日）小林芳直著，蒋民译，赵宝瑛校出版社：科学出版社原价：30.00 出版日期：2004-9-1 ISBN：9787030133960 字数：348000 页数：293 印次：版次：1 纸张：胶版纸开本：商品标识：8901735 编辑推荐 -------------------------------------- ...

https://www.eeworm.com/dl/537/9031.html

下载: 114

查看: 1298

搜索结果

按分类筛选